<?xml version="1.0"?>
<rss version="2.0">
   <channel>
      <title>RISC - CISC by </title>
      <link>https://padlet.com/u22100934/tc8rgsslz4xhm049</link>
      <description>Hecho por Juan Daniel Saldarriaga Zapata </description>
      <language>en-us</language>
      <pubDate>2023-09-04 13:50:31 UTC</pubDate>
      <lastBuildDate>2023-09-04 14:12:09 UTC</lastBuildDate>
      <webMaster>hello@padlet.com</webMaster>
      <image>
         <url></url>
      </image>
      <item>
         <title>Ventajas(CISC)</title>
         <author>u22100934</author>
         <link>https://padlet.com/u22100934/tc8rgsslz4xhm049/wish/2683453426</link>
         <description><![CDATA[<div>-Reduce la dificultad de crear compiladores.<br>-Permite reducir el costo total del sistema.<br>-Reduce los costos de creación de sftware.<br>-Mejora la compactación de código.<br>-Facilita la depuración de errores.</div>]]></description>
         <enclosure url="" />
         <pubDate>2023-09-04 13:52:32 UTC</pubDate>
         <guid>https://padlet.com/u22100934/tc8rgsslz4xhm049/wish/2683453426</guid>
      </item>
      <item>
         <title>Ventajas(RISC)</title>
         <author>u22100934</author>
         <link>https://padlet.com/u22100934/tc8rgsslz4xhm049/wish/2683455841</link>
         <description><![CDATA[<div>-La CPU trabaja mas rápido al utilizar menos ciclos de reloj para ejecutar instrucciones.<br>-Utiliza un sistema de direcciones no destructivas en RAM. -Eso significa que a diferencia de CISC, RISC conserva después de realizar sus operaciones en memoria los dos operandos y su resultado, reduciendo la ejecución de nuevas operaciones.<br>-Cada instrucción puede ser ejecutada en un solo ciclo del CPU.</div>]]></description>
         <enclosure url="" />
         <pubDate>2023-09-04 13:54:43 UTC</pubDate>
         <guid>https://padlet.com/u22100934/tc8rgsslz4xhm049/wish/2683455841</guid>
      </item>
      <item>
         <title>Desventajas(CISC)</title>
         <author>u22100934</author>
         <link>https://padlet.com/u22100934/tc8rgsslz4xhm049/wish/2683457475</link>
         <description><![CDATA[<div>-Pueden requerir de varios ciclos de reloj para completar una instrucción de un software<br>-El rendimiento del equipo sufre un descenso debido a la velocidad del reloj<br>-La ejecución mediante canalización en procesadores CISC puede ser realmente complicado<br>-Este diseño de procesadores requiere muchos más transistores que la arquitectura RISC<br>-Utilizan sobre el 20% de las instrucciones existentes en un evento de programación<br>-Tienen un diseño mucho mayor que la arquitectura RISC, lo cual conlleva más generación de temperatura, mayor consumo y mayor requisito de espacio físico</div>]]></description>
         <enclosure url="" />
         <pubDate>2023-09-04 13:56:10 UTC</pubDate>
         <guid>https://padlet.com/u22100934/tc8rgsslz4xhm049/wish/2683457475</guid>
      </item>
      <item>
         <title>Desventajas(RISC)</title>
         <author>u22100934</author>
         <link>https://padlet.com/u22100934/tc8rgsslz4xhm049/wish/2683458400</link>
         <description><![CDATA[<div>-El rendimiento del procesador puede variar dependiendo del código que se ejecuta, ya que las instrucciones posteriores que se ejecuten pueden depender de una instrucción anterior<br>-Actualmente la mayoría de software y compiladores hacen uso de instrucciones complejas<br>-Necesitan de memorias muy rápidas para almacenar diferentes cantidades de instrucciones, que requieren de una gran cantidad de memoria caché para responder a la instrucción en el menor tiempo posible</div>]]></description>
         <enclosure url="" />
         <pubDate>2023-09-04 13:57:10 UTC</pubDate>
         <guid>https://padlet.com/u22100934/tc8rgsslz4xhm049/wish/2683458400</guid>
      </item>
      <item>
         <title></title>
         <author>u22100934</author>
         <link>https://padlet.com/u22100934/tc8rgsslz4xhm049/wish/2683461617</link>
         <description><![CDATA[]]></description>
         <enclosure url="https://padlet-uploads.storage.googleapis.com/2126307467/8374b6b8ec2c85e0541a9f6689f326c2/Difference_between_RISC_and_CISC_0.jpg" />
         <pubDate>2023-09-04 14:00:35 UTC</pubDate>
         <guid>https://padlet.com/u22100934/tc8rgsslz4xhm049/wish/2683461617</guid>
      </item>
      <item>
         <title>¿Cuál es mejor?</title>
         <author>u22100934</author>
         <link>https://padlet.com/u22100934/tc8rgsslz4xhm049/wish/2683466199</link>
         <description><![CDATA[<div>Los chips RISC tienen un desempeño superior al de los CISC.<br>RISC es una arquitectura que incluye un conjunto de instrucciones más reducido y simplificado en comparación con CISC. Esto hace que los procesadores RISC sean más rápidos y eficientes en términos de rendimiento, pero también pueden ser menos flexibles y pueden no ser adecuados para todas las aplicaciones.</div>]]></description>
         <enclosure url="" />
         <pubDate>2023-09-04 14:05:20 UTC</pubDate>
         <guid>https://padlet.com/u22100934/tc8rgsslz4xhm049/wish/2683466199</guid>
      </item>
   </channel>
</rss>
