Arquitecturas Multiprocesadores by Imanol Silvera https://padlet.com/silveraimanol39/saovl608cl1v682g en-us 2022-08-11 18:00:09 UTC 2022-08-18 03:06:51 UTC hello@padlet.com https://padlet.net/icons/png/1f9d0.png Multiprocesadores: silveraimanol39 https://padlet.com/silveraimanol39/saovl608cl1v682g/wish/2262408745 La idea principal de los sistemas de multiprocesadores es lograr la unión de los procesadoresde forma tal que trabajen como si se tratase de una única computadora, en la cual se encuentran reunidas las capacidades de procesamiento de todos los procesadores y claro estádel resto de los recursos asociados a estos, como lo es la RAM, la memoria secundaria y los dispositivos de entrada y salida.
https://www.youtube.com/watch?v=npfMR2kOeKs
https://www.youtube.com/watch?v=dBteZ-aye74]]> 2022-08-16 16:18:02 UTC https://padlet.com/silveraimanol39/saovl608cl1v682g/wish/2262408745 Computadores de memoria compartida: silveraimanol39 https://padlet.com/silveraimanol39/saovl608cl1v682g/wish/2262411736 Sistema multiprocesador donde los procesadores se conectan ala memoria compartida utilizando un bus (dato y direcciones)
El hecho de que todos los procesadores accedan al mismo bus para acceder a memoria puede significar un cuello de botella.]]> 2022-08-16 16:21:49 UTC https://padlet.com/silveraimanol39/saovl608cl1v682g/wish/2262411736 Conexiones mediante bus: silveraimanol39 https://padlet.com/silveraimanol39/saovl608cl1v682g/wish/2262412665 Las conexiones a través de un bus son fáciles de construir pero pueden tener mayor contención de acceso a memoria que otras redes de interconexión.


]]> 2022-08-16 16:22:48 UTC https://padlet.com/silveraimanol39/saovl608cl1v682g/wish/2262412665 Red Crossbar: silveraimanol39 https://padlet.com/silveraimanol39/saovl608cl1v682g/wish/2262414913 Permite evitar conflictos entre los accesos a las memorias que no van al mismo módulo.
Se observa la distribución de los módulos entre los diferentes nodos. Estos nodos tienen un bus local para acceder a la memoria local, y se conectan a la red de interconexión para acceder a la memoria situada en otros nodos.
También observamos un hardware llamado directorio que sirve para mantener la coherencia de los datos y que explicaremos, más adelante, en el módulo. La redes de interconexión típicas de estos sistemas son las redes de tipo tree y las de bus jerárquico.
 

]]> 2022-08-16 16:25:15 UTC https://padlet.com/silveraimanol39/saovl608cl1v682g/wish/2262414913 Switch: silveraimanol39 https://padlet.com/silveraimanol39/saovl608cl1v682g/wish/2262416016 Es un dispositivo que interconecta dos o más segmentos de red (links), pasando datos de un segmento a otro según la configuración de conexiones y la dirección que deba tomar el dato a transferir. ]]> 2022-08-16 16:26:28 UTC https://padlet.com/silveraimanol39/saovl608cl1v682g/wish/2262416016 Clasificación: UMA silveraimanol39 https://padlet.com/silveraimanol39/saovl608cl1v682g/wish/2262421408 UMA (acceso uniforme a la memoria):
Se hicieron "populares" en el año 2000. Todos los accesos a memoria tardan el mismo tiempo y está dividida en módulos a los que se accede a través de una red de interconexión basada en switches.
Los procesadores CMP son procesadores de tipo UMA que incorporan más de una unidad de procesamiento dentro de un único chip.


]]> 2022-08-16 16:32:43 UTC https://padlet.com/silveraimanol39/saovl608cl1v682g/wish/2262421408 NUMA (acceso no uniforme a la memoria): silveraimanol39 https://padlet.com/silveraimanol39/saovl608cl1v682g/wish/2262424757 NUMA cualquier sistema con jerarquía de memoria incluidos los uniprocesadores.
La jerarquía de memoria ayuda a reducir la contención dé acceso a memoria si se explota la localidad de datos.
A diferencia de los UMA, los accesos a memoria pueden tener tiempos distintos.
La memoria también está compartida, pero los módulos de memoria están distribuidos entre los diferentes procesadores con el objetivo de reducir la contención de acceso a memoria. 








]]> 2022-08-16 16:35:47 UTC https://padlet.com/silveraimanol39/saovl608cl1v682g/wish/2262424757 UMA y NUMA tienen que ver con el tiempo de acceso a la memoria principal: silveraimanol39 https://padlet.com/silveraimanol39/saovl608cl1v682g/wish/2262426411 No teniéndose en cuenta la diferencia de tiempo entre un acierto o un fallo en caché.]]> 2022-08-16 16:37:37 UTC https://padlet.com/silveraimanol39/saovl608cl1v682g/wish/2262426411 COMA (acceso a la memoria caché únicamente): silveraimanol39 https://padlet.com/silveraimanol39/saovl608cl1v682g/wish/2262429545 Se basa en tener la memoria compartida como si fuera una gran caché.
Las arquitecturas cache only memory access tratan la memoria principal como una memoria caché grande.
La memorial local a cada procesador se convierta en parte de una memoria caché grande.
Las arquitecturas ccNUMA ayudan a ocultar la diferencia de tiempo entre accesos locales y remotos, esto dependerá de la localidad de datos que se explote y la capacidad de las cachés
En el caso de que el volumen de los datos a los que se accede sea mayor que la capacidad de la caché, o el patrón de acceso no ayude, volveremos a tener fallos de caché y el rendimiento de las aplicaciones no será bueno. 
Según tengan o no caché, los multiprocesadores NUMA se clasifican en cache coherenceNUMA (ccNUMA) o Non-Coherence NUMA respectivamente. El término de coherencia o no coherencia proviene de mantenerla o no en los datos duplicados en las cachés.




]]> 2022-08-16 16:40:55 UTC https://padlet.com/silveraimanol39/saovl608cl1v682g/wish/2262429545 Consistencia de memoria: silveraimanol39 https://padlet.com/silveraimanol39/saovl608cl1v682g/wish/2262433331 Un modelo de consistencia de memoria es un conjunto de reglas que gobierna cómo los sistemas de memoria procesarán las operaciones de memoria (carga/almacenamiento) desde múltiples procesadores.


]]> 2022-08-16 16:44:50 UTC https://padlet.com/silveraimanol39/saovl608cl1v682g/wish/2262433331 silveraimanol39 https://padlet.com/silveraimanol39/saovl608cl1v682g/wish/2262433680 2022-08-16 16:45:13 UTC https://padlet.com/silveraimanol39/saovl608cl1v682g/wish/2262433680