Engenheiros suíços criaram um hardware para inteligência artificial que pode ser alimentado por células solares ou mesmo por uma bateria tipo botão.

É um feito impressionante porque uma das grandes desvantagens das tecnologias baseadas em inteligência artificial é que elas requerem muita energia, na maioria dos casos ligadas permanentemente à nuvem, na base da qual estão centrais de dados que consomem tanta eletricidade quanto cidades inteiras.

O chip funciona por meio de uma arquitetura de processamento inteiramente nova, projetada para minimizar a quantidade de energia necessária.

Ele consiste em um chip ASIC com processador RISC-V e dois aceleradores de aprendizado de máquina fortemente acoplados: Um para detecção facial ou de voz, por exemplo, e outro para classificação. É justamente nesses dois aceleradores que está o segredo para que o sistema gaste pouca energia.

O primeiro acelerador é um mecanismo de árvore de decisão binária, capaz de realizar tarefas simples, mas incapaz de fazer operações de reconhecimento. É a parte que mais trabalha, mas com um consumo mínimo de energia.

"Quando nosso sistema é usado em aplicativos de reconhecimento facial, por exemplo, o primeiro acelerador responderá a perguntas preliminares como: Há pessoas nas imagens? E, se houver, seus rostos estão visíveis?" detalha o professor Stéphane Emery, do Centro Suíço para Eletrônica e Microtecnologia (CSEM). "Se nosso sistema for usado em reconhecimento de voz, o primeiro acelerador determinará se há ruído e se esse ruído corresponde a vozes humanas. Mas ele não consegue distinguir vozes ou palavras específicas - é aí que entra o segundo acelerador."

O segundo acelerador é um mecanismo de rede neural convolucional (CNN) que pode realizar essas tarefas mais complicadas, como reconhecer rostos individuais e detectar palavras específicas. Este segundo acelerador consome mais energia do que o primeiro, mas é muito menos usado.

No balanço geral, a abordagem de processamento de dados em duas camadas reduziu drasticamente a necessidade de energia do sistema, já que, na maioria das vezes, apenas o primeiro acelerador está trabalhando.

Além de esse sistema permitir todo o processamento local, com ganhos de segurança, ele é totalmente modular, podendo ser adaptado para qualquer aplicação em que seja necessário tratar e processar sinais em tempo real, especialmente quando dados confidenciais estão envolvidos.

"Nosso sistema funciona basicamente da mesma maneira, independentemente do aplicativo," disse Emery." Só temos que reconfigurar as várias camadas de nosso motor neural convolucional."

As primeiras CPUs personalizadas foram concebidas como parte de um computador maior. No entanto, este método caro de fazer CPUs personalizadas para uma determinada aplicação rumou para o desenvolvimento de processadores produzidos em massa que são feitos para um ou vários propósitos. Esta tendência de padronização em geral começou na época de discretos minicomputadores e mainframes transistors e acelerou rapidamente com a popularização dos circuitos integrados (CI).

Os CI têm permitido processadores cada vez mais complexos para serem concebidos e fabricados em tamanhos da ordem de nanômetros. Tanto a miniaturização como a padronização dos processadores têm aumentado a presença destes dispositivos digitais na vida moderna, muito além da aplicação limitada dedicada a computadores. Os microprocessadores modernos aparecem em tudo, desde automóveis até celulares e brinquedos para crianças.

Em máquinas grandes, CPUs podem exigir uma ou mais placas de circuito impresso. Em computadores pessoais e estações de trabalho de pequeno porte, a CPU fica em um único chip de silício chamado de microprocessador. Desde 1970 a classe de microprocessadores de CPUs quase completamente ultrapassou todas as implementações de outra CPUs. CPUs modernas são circuitos integrados de grande escala em pequenos pacotes retangulares, com vários pinos de conexão.

Uma nova arquitetura de processador de computador desenvolvida na Universidade de Michigan, nos EUA, promete nada menos do que lançar as bases de um futuro no qual os computadores se defendem proativamente contra ameaças, tornando obsoleto o atual modelo de segurança de encontrar bugs e lançar atualizações.

O novo chip, batizado de Morpheus, bloqueia possíveis ataques de hackers criptografando e reorganizando aleatoriamente bits chave de seu próprio código e de seus dados 20 vezes por segundo.

Isso é infinitamente mais rápido do que um hacker humano consegue trabalhar e milhares de vezes mais rápido do que as mais rápidas técnicas de hacking eletrônico.

"A abordagem atual de eliminar erros de segurança um por um é um jogo perdido. As pessoas estão constantemente escrevendo código e, tão logo há um novo código, haverá novos bugs e vulnerabilidades de segurança. Com o Morpheus, mesmo que um hacker encontre um bug, a informação necessária para explorá-lo desaparece 50 milissegundos depois. É talvez a coisa mais próxima de um sistema seguro à prova do que surgir no futuro," disse o professor Todd Austin.

Em vez de usar software para corrigir vulnerabilidades de códigos conforme elas são descobertas, o processador Morpheus inclui a segurança em seu hardware. A constante aleatorização dos recursos críticos do programa, em um processo chamado "churn" (agitação ou rotatividade), torna as vulnerabilidades virtualmente impossíveis de serem identificadas e exploradas.

Ainda assim, a rotatividade dos dados e sua aleatorização feita pelo processador são transparentes para os desenvolvedores de software e os usuários finais. Isso porque o mecanismo se baseia na aleatorização de bits de dados conhecidos como "semântica indefinida", que se refere aos recantos e fendas obscuras da arquitetura de computação - por exemplo, a localização, formato e conteúdo do código de um programa é uma semântica indefinida.

A semântica indefinida faz parte do maquinário mais básico de um processador. Os programadores legítimos geralmente não interagem com ela, mas os hackers podem fazer engenharia reversa para descobrir vulnerabilidades e iniciar um ataque.

A taxa de "agitações" do chip pode ser ajustada para cima ou para baixo para encontrar o equilíbrio certo entre maximizar a segurança e minimizar o consumo de recursos. O professor Austin conta que a taxa de aleatorização de uma vez a cada 50 milissegundos foi escolhida para o processador de demonstração porque é milhares de vezes mais rápida do que as mais rápidas técnicas de hacking eletrônico, enquanto reduz o desempenho apenas em cerca de 1%. A arquitetura também inclui um detector de ataque que procura ameaças pendentes e aumenta a taxa de aleatorização se perceber que um ataque é iminente.

O chip de demonstração é um processador RISC-V - um design de chip comum, de código aberto, usado frequentemente para pesquisa. A equipe já está tentando comercializar a tecnologia.

Os dispositivos integrantes de uma rede de computadores, que roteiam e terminam os dados, são denominados de “nos de rede" (ponto de conexão), que podem incluir hosts, como: computadores pessoais, telefones, servidores, e também hardware de rede. Dois desses dispositivos podem ser ditos em “rede” quando um dispositivo é capaz de trocar informações com o outro dispositivo,^[1] quer eles tenham ou não uma conexão direta entre si.

Os exemplo mais comuns de redes de computadores, são: Internet; Intranet de uma empresa; rede local doméstica; entre outras.

Fonte