<?xml version="1.0"?>
<rss version="2.0">
   <channel>
      <title>LABORATORIO FINAL 2 - Amplificador simétrico complementario by ELIANE BRENDA ANTARA GALLUPE</title>
      <link>https://padlet.com/elianeantarag/pzw8w394s3dfbq0b</link>
      <description></description>
      <language>en-us</language>
      <pubDate>2025-10-04 14:45:02 UTC</pubDate>
      <lastBuildDate>2025-10-05 21:46:57 UTC</lastBuildDate>
      <webMaster>hello@padlet.com</webMaster>
      <image>
         <url>https://padlet.net/icons/png/1f4d4.png</url>
      </image>
      <item>
         <title></title>
         <author>elianeantarag</author>
         <link>https://padlet.com/elianeantarag/pzw8w394s3dfbq0b/wish/3617941680</link>
         <description><![CDATA[<p>Arme el circuito de la figura, con los valores sugeridos o con los valores obtenidos en su diseño, de tal modo que la tensión en la salida sea nula y que Q7 esté operando bajo excursión simétrica.</p>]]></description>
         <enclosure url="https://padlet-uploads-usc1.storage.googleapis.com/4288655516/633b6663bb5d8aa470f4aa464d0ce1b6/Imagen_de_WhatsApp_2025_10_04_a_las_10_14_10_12453c6f.jpg" />
         <pubDate>2025-10-04 15:14:56 UTC</pubDate>
         <guid>https://padlet.com/elianeantarag/pzw8w394s3dfbq0b/wish/3617941680</guid>
      </item>
      <item>
         <title>En función de sus datos experimentales determine: </title>
         <author>elianeantarag</author>
         <link>https://padlet.com/elianeantarag/pzw8w394s3dfbq0b/wish/3617954632</link>
         <description><![CDATA[<p><br></p><p><br></p>]]></description>
         <enclosure url="https://padlet-uploads-usc1.storage.googleapis.com/4288655516/edc60bf4c30f97bc265869e99365ddb2/image.png" />
         <pubDate>2025-10-04 15:29:25 UTC</pubDate>
         <guid>https://padlet.com/elianeantarag/pzw8w394s3dfbq0b/wish/3617954632</guid>
      </item>
      <item>
         <title>Anote las conclusiones y observaciones correspondientes a : </title>
         <author>elianeantarag</author>
         <link>https://padlet.com/elianeantarag/pzw8w394s3dfbq0b/wish/3617957411</link>
         <description><![CDATA[<p>a. El diseño. </p><p>b. La simulación. </p><p>c. La implementación.</p>]]></description>
         <enclosure url="" />
         <pubDate>2025-10-04 15:32:37 UTC</pubDate>
         <guid>https://padlet.com/elianeantarag/pzw8w394s3dfbq0b/wish/3617957411</guid>
      </item>
      <item>
         <title></title>
         <author>elianeantarag</author>
         <link>https://padlet.com/elianeantarag/pzw8w394s3dfbq0b/wish/3618104105</link>
         <description><![CDATA[<ul><li><p><strong>Canales:</strong></p><ul><li><p><strong>Canal A (amarillo) = Entrada</strong> (tras el capacitor de acoplamiento).</p></li><li><p><strong>Canal B (azul) = Salida</strong> (nodo de RL​).</p></li></ul></li><li><p><strong>Hay amplificación de tensión</strong>; además, la salida puede entregar mucha <strong>corriente</strong> a RL (propio del push-pull).</p></li><li><p><strong>Fase:</strong> <strong>no invertida</strong> (salida en fase con la entrada), típico de un seguidor de emisor al final.</p></li><li><p><strong>Linealidad:</strong> la forma de onda en salida es limpia, <strong>sin recorte</strong> y <strong>sin muesca</strong> en el cruce por cero → el <strong>bias</strong> está correctamente ajustado para clase AB.</p></li><li><p><strong>Centrado:</strong> con alimentación simétrica (±12 V) la salida queda <strong>centrada</strong> cerca de 0 V (sin offset apreciable).</p></li><li><p><strong>Implicación práctica:</strong> a 1 kHz la respuesta es <strong>plana</strong>; el recorte inferior lo definirá el C de entrada con la impedancia vista y el superior lo impondrán las <strong>capacitancias parásitas/Miller</strong> de la VAS y de la etapa de salida.</p></li><li><p>Este comportamiento (Av ≈ 7, fase no invertida, baja distorsión a 1 kHz, señal centrada) es <strong>consistente con un amplificador simétrico complementario clase AB</strong> bien polarizado: <strong>la VAS da la ganancia de tensión</strong> y el <strong>push-pull</strong> proporciona <strong>corriente y potencia</strong> con buena eficiencia.</p></li></ul><p><br/></p>]]></description>
         <enclosure url="https://padlet-uploads-usc1.storage.googleapis.com/4288655516/1e9b1b3a3675c0bcad609bcd4e3f62d8/image.png" />
         <pubDate>2025-10-04 18:31:51 UTC</pubDate>
         <guid>https://padlet.com/elianeantarag/pzw8w394s3dfbq0b/wish/3618104105</guid>
      </item>
      <item>
         <title>Efectúe un barrido de frecuencia y anote</title>
         <author>geraldantarag</author>
         <link>https://padlet.com/elianeantarag/pzw8w394s3dfbq0b/wish/3618201382</link>
         <description><![CDATA[]]></description>
         <enclosure url="https://padlet-uploads-usc1.storage.googleapis.com/4327893460/c733619c4b2996321a773ca1cc29d9fb/image.png" />
         <pubDate>2025-10-04 21:16:13 UTC</pubDate>
         <guid>https://padlet.com/elianeantarag/pzw8w394s3dfbq0b/wish/3618201382</guid>
      </item>
      <item>
         <title></title>
         <author>elianeantarag</author>
         <link>https://padlet.com/elianeantarag/pzw8w394s3dfbq0b/wish/3618209588</link>
         <description><![CDATA[]]></description>
         <enclosure url="https://padlet-uploads-usc1.storage.googleapis.com/4288655516/0786439f3cab6db70aaa7a7e198d402a/Imagen_de_WhatsApp_2025_10_04_a_las_16_35_26_f052c763.jpg" />
         <pubDate>2025-10-04 21:35:40 UTC</pubDate>
         <guid>https://padlet.com/elianeantarag/pzw8w394s3dfbq0b/wish/3618209588</guid>
      </item>
      <item>
         <title>b. LA SIMULACIÓN</title>
         <author>elianeantarag</author>
         <link>https://padlet.com/elianeantarag/pzw8w394s3dfbq0b/wish/3618225830</link>
         <description><![CDATA[<ul><li><p><strong>Topología.</strong><br>Q5–Q6 actúan como <strong>etapa de ganancia de voltaje (VAS/driver)</strong>; Q1–Q2–Q3–Q4 conforman el <strong>push-pull complementario</strong> con resistencias de emisor bajas (≈0.68 Ω) para balance y estabilidad térmica.</p></li><li><p>La <strong>etapa de salida</strong> entrega sobre todo <strong>ganancia de corriente</strong>; la <strong>ganancia de tensión</strong> proviene de la VAS. Por eso ahora sí ves Av​&gt;1.</p></li><li><p><strong>Frecuencia (1 kHz).</strong><br>A 1 kHz la respuesta es plana: sin recorte, ni atraso de fase notable.<br>A frecuencias <strong>muy bajas</strong> podrías ver atenuación por el <strong>acoplamiento en AC</strong> (C–R → pasa-altos).<br>A <strong>muy altas</strong> verás caída por <strong>capacidades de Miller</strong>/parásitas (bandwidth limitada).</p></li></ul>]]></description>
         <enclosure url="https://padlet-uploads-usc1.storage.googleapis.com/4288655516/8e15564772bed3064ab3177a165e24c1/image.png" />
         <pubDate>2025-10-04 22:17:51 UTC</pubDate>
         <guid>https://padlet.com/elianeantarag/pzw8w394s3dfbq0b/wish/3618225830</guid>
      </item>
      <item>
         <title>a. El diseño</title>
         <author>geraldantarag</author>
         <link>https://padlet.com/elianeantarag/pzw8w394s3dfbq0b/wish/3618237167</link>
         <description><![CDATA[<p><strong>Observaciones:</strong></p><p>-&nbsp;Es un amplificador de audio en <strong>clase AB</strong> con etapa de salida complementaria tipo seguidor de emisor. Los transistores de salida están montados como emisores seguidores con pequeñas resistencias en emisor (0.56 Ω) para reparto de corriente y protección frente a desbalances térmicos.</p><p>-&nbsp;Las resistencias de 0.56 Ω ayudan a limitar la corriente en cortocircuito pequeño y mejoran el reparto térmico/eléctrico entre salidas. No se ven elementos de protección de potencia adicionales (por ejemplo, limitadores robustos o fusibles en salida).</p><p>-&nbsp;&nbsp;El condensador de 12 nF entre etapas es una <strong>compensación</strong> para evitar oscilaciones</p><p><br/></p><p><strong>Conclusiones:</strong></p><p><strong>- Baja distorsión por cruce:</strong> si el bias está bien ajustado: la red de diodos + transistores y la resistencia pequeña permiten un punto de trabajo en clase AB con cruce reducido.</p><p>-  Con alimentación ±12 V y carga 8 Ω el máximo teórico de potencia es modesto (alguno(s) de vatios RMS, típicamente 4–6 W dependiendo de saturaciones y margen), por lo que el diseño encaja para amplificadores de baja potencia o uso doméstico pequeño.</p>]]></description>
         <enclosure url="" />
         <pubDate>2025-10-04 22:57:09 UTC</pubDate>
         <guid>https://padlet.com/elianeantarag/pzw8w394s3dfbq0b/wish/3618237167</guid>
      </item>
      <item>
         <title>Presentar el Diagrama de Bode del circuito</title>
         <author>santiagoapontef</author>
         <link>https://padlet.com/elianeantarag/pzw8w394s3dfbq0b/wish/3618290144</link>
         <description><![CDATA[]]></description>
         <enclosure url="https://padlet-uploads-usc1.storage.googleapis.com/3871180272/74cd023e08db25f4f91d59120830f448/image.png" />
         <pubDate>2025-10-05 02:14:34 UTC</pubDate>
         <guid>https://padlet.com/elianeantarag/pzw8w394s3dfbq0b/wish/3618290144</guid>
      </item>
      <item>
         <title>Diagrama de Bode V_out/V_in</title>
         <author>santiagoapontef</author>
         <link>https://padlet.com/elianeantarag/pzw8w394s3dfbq0b/wish/3618305597</link>
         <description><![CDATA[<p>Este diagrama indica la ganancia (gain) entre la salida (V_out) y la entrada (V_in).</p><p>El ancho de banda observado oscila entre los 100Hz y 10kHz para la máxima ganancia</p><p><br></p>]]></description>
         <enclosure url="https://padlet-uploads-usc1.storage.googleapis.com/3871180272/47eee3427456e549f79d9b87fc6259c9/image.png" />
         <pubDate>2025-10-05 02:58:31 UTC</pubDate>
         <guid>https://padlet.com/elianeantarag/pzw8w394s3dfbq0b/wish/3618305597</guid>
      </item>
      <item>
         <title>Diagrama de Bode VbQ7/VbQ1</title>
         <author>santiagoapontef</author>
         <link>https://padlet.com/elianeantarag/pzw8w394s3dfbq0b/wish/3618324508</link>
         <description><![CDATA[]]></description>
         <enclosure url="https://padlet-uploads-usc1.storage.googleapis.com/3871180272/5c91761f96d929e06816576e38e140cf/image.png" />
         <pubDate>2025-10-05 03:46:23 UTC</pubDate>
         <guid>https://padlet.com/elianeantarag/pzw8w394s3dfbq0b/wish/3618324508</guid>
      </item>
      <item>
         <title>Comentario</title>
         <author>santiagoapontef</author>
         <link>https://padlet.com/elianeantarag/pzw8w394s3dfbq0b/wish/3618328712</link>
         <description><![CDATA[<ul><li><p>El análisis AC (Bode Plot) te permite ver cómo varía la amplitud y la fase de la señal a la salida respecto a la frecuencia de la fuente.</p></li><li><p>Esto sirve para identificar si el circuito se comporta como <strong>filtro pasa-bajas, pasa-altas, pasa-banda o rechaza-banda</strong>.</p></li></ul>]]></description>
         <enclosure url="" />
         <pubDate>2025-10-05 03:56:07 UTC</pubDate>
         <guid>https://padlet.com/elianeantarag/pzw8w394s3dfbq0b/wish/3618328712</guid>
      </item>
      <item>
         <title>3. Aplique las fuentes DC al circuito y verifique los voltajes de polarización conforme a su diseño; si son próximos prosiga.</title>
         <author>pieroampuerob</author>
         <link>https://padlet.com/elianeantarag/pzw8w394s3dfbq0b/wish/3618981505</link>
         <description><![CDATA[]]></description>
         <enclosure url="https://padlet-uploads-usc1.storage.googleapis.com/4327997573/11602164619c5faf402d50e767e09bd3/image.png" />
         <pubDate>2025-10-05 21:25:34 UTC</pubDate>
         <guid>https://padlet.com/elianeantarag/pzw8w394s3dfbq0b/wish/3618981505</guid>
      </item>
      <item>
         <title>4. Conecte la fuente Vin con una señal de voltaje de 1 Vp-p y 1KHz; y anote en AC:</title>
         <author>pieroampuerob</author>
         <link>https://padlet.com/elianeantarag/pzw8w394s3dfbq0b/wish/3618981734</link>
         <description><![CDATA[]]></description>
         <enclosure url="https://padlet-uploads-usc1.storage.googleapis.com/4327997573/f1d4352e6c0f0465821bd9396678a3e8/image.png" />
         <pubDate>2025-10-05 21:26:08 UTC</pubDate>
         <guid>https://padlet.com/elianeantarag/pzw8w394s3dfbq0b/wish/3618981734</guid>
      </item>
      <item>
         <title>c. Implementación</title>
         <author>pieroampuerob</author>
         <link>https://padlet.com/elianeantarag/pzw8w394s3dfbq0b/wish/3618989041</link>
         <description><![CDATA[<p>El montaje y la implementación física del circuito amplificador presentaron inconvenientes, motivo por el cual se debe prestar especial atención a dos factores críticos: primero, la confusión de modelos y polaridad en los transistores (especialmente en los pares complementarios) representa un riesgo operativo significativo, exigiendo una verificación minuciosa para evitar fallos catastróficos; segundo, el calentamiento notable de la resistencia de 8Ω a la salida subraya que el circuito entrega potencia considerable, lo que obliga a la inclusión de disipadores de calor adecuados en los transistores de potencia para garantizar la estabilidad térmica y la fiabilidad a largo plazo del amplificador bajo carga.</p>]]></description>
         <enclosure url="" />
         <pubDate>2025-10-05 21:41:42 UTC</pubDate>
         <guid>https://padlet.com/elianeantarag/pzw8w394s3dfbq0b/wish/3618989041</guid>
      </item>
   </channel>
</rss>
