<?xml version="1.0"?>
<rss version="2.0">
   <channel>
      <title>Risc VS Cisc by Israel Rigobelli</title>
      <link>https://padlet.com/israeldasilvarigobelli/pm3kbc6cd40fcnfa</link>
      <description>Comparação entre as duas principais arquiteturas de Computadores RISC e CISC.</description>
      <language>en-us</language>
      <pubDate>2021-09-10 21:41:46 UTC</pubDate>
      <lastBuildDate>2025-12-08 17:37:05 UTC</lastBuildDate>
      <webMaster>hello@padlet.com</webMaster>
      <image>
         <url></url>
      </image>
      <item>
         <title>Arquitetura RISC (Reduced Instruction Set Computer) &quot;Conjunto Computacional com numero reduzido de instruções.&quot;</title>
         <author>israeldasilvarigobelli</author>
         <link>https://padlet.com/israeldasilvarigobelli/pm3kbc6cd40fcnfa/wish/1731978351</link>
         <description><![CDATA[<div><strong>RISC: </strong>(Reduced Instruction Set Computer) Como o próprio nome diz&nbsp; A arquitetura RISC suporta menos instruções porem com isso consegue executar com maior rapidez usando para isso um conjunto numeroso de instruções simples.<br>Exemplos de microprocessadores RISC são o Alpha, o ARC, o ARM, o AVR, o MIPS, o PA-RISC, o PIC, o Power Architecture e o SPARC.<br><br><strong>Prós:</strong> Os chips RISC são mais simples e mais baratos por terem menos circuitos internos, Alem de serem capazes de executar instruções simples muito rapidamente, em apenas um ciclo de clock.<br><br><strong>Contras:<br></strong>Chips com a arquitetura RISC são capazes de executar apenas instruções simples apesar de numerosas. eles também consomem mais recursos o que requer um sistema de memória rápido e em quantidade suficiente para armazenar suas instruções de forma eficiente, geralmente esses sistemas contam com grande quantidade de memória cache.&nbsp;</div>]]></description>
         <enclosure url="https://binaryterms.com/wp-content/uploads/2019/10/RISC-Architecture-1.jpg" />
         <pubDate>2021-09-10 23:13:16 UTC</pubDate>
         <guid>https://padlet.com/israeldasilvarigobelli/pm3kbc6cd40fcnfa/wish/1731978351</guid>
      </item>
      <item>
         <title></title>
         <author>israeldasilvarigobelli</author>
         <link>https://padlet.com/israeldasilvarigobelli/pm3kbc6cd40fcnfa/wish/1731989076</link>
         <description><![CDATA[]]></description>
         <enclosure url="https://slidetodoc.com/presentation_image_h/7dfa1b875b1d856c20b17ef69ccaa491/image-24.jpg" />
         <pubDate>2021-09-10 23:29:56 UTC</pubDate>
         <guid>https://padlet.com/israeldasilvarigobelli/pm3kbc6cd40fcnfa/wish/1731989076</guid>
      </item>
      <item>
         <title></title>
         <author>israeldasilvarigobelli</author>
         <link>https://padlet.com/israeldasilvarigobelli/pm3kbc6cd40fcnfa/wish/1731989498</link>
         <description><![CDATA[]]></description>
         <enclosure url="https://www.ahirlabs.com/wp-content/uploads/2018/07/cisc-vs-risc.png" />
         <pubDate>2021-09-10 23:30:39 UTC</pubDate>
         <guid>https://padlet.com/israeldasilvarigobelli/pm3kbc6cd40fcnfa/wish/1731989498</guid>
      </item>
      <item>
         <title>Arquitetura CISC: (Complex Instruction Set Computer) &quot;Conjunto computacional de instruções complexas&quot;</title>
         <author>israeldasilvarigobelli</author>
         <link>https://padlet.com/israeldasilvarigobelli/pm3kbc6cd40fcnfa/wish/1731999589</link>
         <description><![CDATA[<div><strong>CISC: </strong>(<em>Complex Instruction Set Computer) é a arquitetura utilizada atualmente em chips das fabricantes Intel e AMD, essa arquitetura suporta um numero maior de instruções porem por isso sua execução é mais lenta.<br></em>Exemplos de processadores CISC são as CPUs System / 360, VAX, PDP-11, Motorola 68000, AMD e Intel x86.<em><br><br></em><strong><em>Pros: </em></strong>Os processadores com a arquitetura CISC têm a vantagem de reduzir o tamanho do código por já possuírem muito do código escrito em forma de uma única instrução, e isso proporciona um melhor desempenho para a realização de operações complexas.<br><br><strong>Contras:<br></strong>Os chips com a arquitetura RISC são mais lentos por terem de lidar com informações mais longas e complexas, por isso uma instrução pode demorar vários ciclos de clock para ser executada.<strong><br></strong><br></div><div><br><br><br><br></div>]]></description>
         <enclosure url="http://www.polytechnichub.com/wp-content/uploads/2017/11/CISC-Architecture.jpg" />
         <pubDate>2021-09-10 23:46:13 UTC</pubDate>
         <guid>https://padlet.com/israeldasilvarigobelli/pm3kbc6cd40fcnfa/wish/1731999589</guid>
      </item>
   </channel>
</rss>
