<?xml version="1.0"?>
<rss version="2.0">
   <channel>
      <title>Memorie by Mario Siragusa</title>
      <link>https://padlet.com/mario_siragusa/memorie</link>
      <description>Raffigurazione e spiegazione delle memorie in un computer.</description>
      <language>en-us</language>
      <pubDate>2016-12-07 11:48:54 UTC</pubDate>
      <lastBuildDate>2025-09-24 17:37:10 UTC</lastBuildDate>
      <webMaster>hello@padlet.com</webMaster>
      <image>
         <url>https://padletuploads.blob.core.windows.net/prod/154908048/cc6fe12f214ac8da666e79d351047e1d/ram_memory.png</url>
      </image>
      <item>
         <title>RAM</title>
         <author>mario_siragusa</author>
         <link>https://padlet.com/mario_siragusa/memorie/wish/142253034</link>
         <description><![CDATA[<div><strong>RAM (Random Access Memory) </strong>in tali memorie è possibile accedere in qualunque locazione di memoria sia per la lettura o la scrittura con la stessa velocità. nelle RAM l’informazione contenuta rimane solo quando sono alimentate (volatilità). </div><div><br></div>]]></description>
         <enclosure url="https://padletuploads.blob.core.windows.net/aws/154908048/3710d02bc8e4119b431c10157546c915/DDR4.jpg" />
         <pubDate>2016-12-07 11:49:44 UTC</pubDate>
         <guid>https://padlet.com/mario_siragusa/memorie/wish/142253034</guid>
      </item>
      <item>
         <title>DRAM</title>
         <author>mario_siragusa</author>
         <link>https://padlet.com/mario_siragusa/memorie/wish/142253684</link>
         <description><![CDATA[<div>–<strong>RAM dinamiche (DRAM) <br></strong>Hanno<strong> </strong>tempi di accesso che variano tra i 20 ns e i 70 ns.</div><div><br></div>]]></description>
         <enclosure url="" />
         <pubDate>2016-12-07 11:54:38 UTC</pubDate>
         <guid>https://padlet.com/mario_siragusa/memorie/wish/142253684</guid>
      </item>
      <item>
         <title>SRAM</title>
         <author>mario_siragusa</author>
         <link>https://padlet.com/mario_siragusa/memorie/wish/142253705</link>
         <description><![CDATA[<div>–<strong>RAM statiche (SRAM) </strong>che sono memorie molto veloci con tempi di accesso attualmente  da 5 a 10 ns.</div><div>Usate solitamente per memoria cache e inserite fra CPU e RAM.</div>]]></description>
         <enclosure url="" />
         <pubDate>2016-12-07 11:54:48 UTC</pubDate>
         <guid>https://padlet.com/mario_siragusa/memorie/wish/142253705</guid>
      </item>
      <item>
         <title>ROM</title>
         <author>mario_siragusa</author>
         <link>https://padlet.com/mario_siragusa/memorie/wish/142253848</link>
         <description><![CDATA[<div>•Con il termine ROM (ReadOnlyMemory) indichiamo memorie di sola lettura. Esistono però particolari ROM che possono essere anche riscritte. l’informazione in esse contenuta permane anche quando manca la corrente. </div>]]></description>
         <enclosure url="https://padletuploads.blob.core.windows.net/aws/154908048/67f24a353e6bc16353333367bfd73e58/Amiga_1200_Kickstart_3_0_ROMs.jpg" />
         <pubDate>2016-12-07 11:55:46 UTC</pubDate>
         <guid>https://padlet.com/mario_siragusa/memorie/wish/142253848</guid>
      </item>
      <item>
         <title>PROM</title>
         <author>mario_siragusa</author>
         <link>https://padlet.com/mario_siragusa/memorie/wish/142451993</link>
         <description><![CDATA[<div>Programmable ROM. Rom solitamente vuote che si possono programmare.</div>]]></description>
         <enclosure url="" />
         <pubDate>2016-12-08 01:20:22 UTC</pubDate>
         <guid>https://padlet.com/mario_siragusa/memorie/wish/142451993</guid>
      </item>
      <item>
         <title>EPROM</title>
         <author>mario_siragusa</author>
         <link>https://padlet.com/mario_siragusa/memorie/wish/142452118</link>
         <description><![CDATA[<div>Erasable PROM<br>Rom programmabili e cancellabili  tramite raggi UV (ultravioletti). Sono identiﬁcabili per la presenza di una ﬁnestrella posta nella parte superiore del chip che permette di ricevere i raggi ultravioletti. </div>]]></description>
         <enclosure url="https://padletuploads.blob.core.windows.net/aws/154908048/94ab9f9d947631476da65ce30e73a6c2/YXmpy.jpg" />
         <pubDate>2016-12-08 01:22:05 UTC</pubDate>
         <guid>https://padlet.com/mario_siragusa/memorie/wish/142452118</guid>
      </item>
      <item>
         <title>EEPROM</title>
         <author>mario_siragusa</author>
         <link>https://padlet.com/mario_siragusa/memorie/wish/142452236</link>
         <description><![CDATA[<div>Eletrical EPROM, uguali alla EPROM, la differenza è che la cancellazione è realizzata più facilmente tramite una tensione elettrica.</div>]]></description>
         <enclosure url="" />
         <pubDate>2016-12-08 01:23:58 UTC</pubDate>
         <guid>https://padlet.com/mario_siragusa/memorie/wish/142452236</guid>
      </item>
      <item>
         <title>Celle di memoria</title>
         <author>mario_siragusa</author>
         <link>https://padlet.com/mario_siragusa/memorie/wish/142452411</link>
         <description><![CDATA[<div>Ciascuna cella di memoria </div><div>è identiﬁcata da un indirizzo</div><div>(<strong>memoryaddress</strong>).Si assume la dimensione di una cella di memoria pari a 1 byte. Definiamo <strong>spiazzamento</strong> o <strong>displacement</strong>, lo spostamento necessario per raggiungere la cella desiderata iniziando dalla prima. </div>]]></description>
         <enclosure url="" />
         <pubDate>2016-12-08 01:26:02 UTC</pubDate>
         <guid>https://padlet.com/mario_siragusa/memorie/wish/142452411</guid>
      </item>
      <item>
         <title></title>
         <author>mario_siragusa</author>
         <link>https://padlet.com/mario_siragusa/memorie/wish/142452487</link>
         <description><![CDATA[<div>La quantità di celle presenti nella memoria viene chiamato <strong>spazio di indirizzamento </strong>e<strong> </strong>dipende esclusivamente dal numero di bit dell'indirizzo (<strong>n</strong>).</div><div><strong><em><br>spazio di indirizzamento = 2^n</em></strong></div>]]></description>
         <enclosure url="" />
         <pubDate>2016-12-08 01:27:01 UTC</pubDate>
         <guid>https://padlet.com/mario_siragusa/memorie/wish/142452487</guid>
      </item>
      <item>
         <title>Accesso alla memoria dal processore</title>
         <author>mario_siragusa</author>
         <link>https://padlet.com/mario_siragusa/memorie/wish/142452581</link>
         <description><![CDATA[<div>La CPU seleziona una particolare cella di memoria ponendone l’indirizzo nel Registro Indirizzi (MAR)</div><div>Se il <strong>Registro Indirizzi </strong>(MAR) è costituito da N bit, si possono indirizzare <strong>2^n</strong> celle di memoria, da 0 a 2^n –1</div><div><br>Nei PC attuali il MAR è almeno di 32 bit</div><div>•<strong>Operazione di lettura (load):</strong></div><div>–copia nel Registro Dati (MDR) il contenuto della cella di memoria indirizzata dal Registro Indirizzi (MAR)</div><div>•<strong>Operazione di scrittura (store):</strong></div><div>–copia il contenuto del Registro Dati (MDR) nella cella di memoria indirizzata dal Registro Indirizzi (MAR)</div>]]></description>
         <enclosure url="" />
         <pubDate>2016-12-08 01:28:29 UTC</pubDate>
         <guid>https://padlet.com/mario_siragusa/memorie/wish/142452581</guid>
      </item>
      <item>
         <title>Memoria Cache</title>
         <author>mario_siragusa</author>
         <link>https://padlet.com/mario_siragusa/memorie/wish/142452703</link>
         <description><![CDATA[<div>•La memoria RAM è molto più lenta della CPU, per cui per migliorare le prestazioni vengono combinati tipi di memoria veloce con tipi di memoria più capienti ma lente. Questa tecnica prende il nome di cache.</div><div><br></div><div><strong>La memoria cache </strong>rappresenta una memoria temporanea che memorizza un insieme di dati che possono essere successivamente recuperati su richiesta, ad altissima velocità<br><br><strong>Due metodi di funzionamento:<br>cache WriteThrough</strong>: le operazioni di scrittura vengono effettuate sia nella cache che nella memoria centrale;</div><div><strong>cache Write Back</strong>: le operazioni di scrittura avvengono solo nella cache, mentre il contenuto della cache viene scritto in memoria solo quando essa viene svuotata.</div>]]></description>
         <enclosure url="" />
         <pubDate>2016-12-08 01:30:11 UTC</pubDate>
         <guid>https://padlet.com/mario_siragusa/memorie/wish/142452703</guid>
      </item>
   </channel>
</rss>
