Meu padlet sofisticado by Otávio Maassen Schweinitz https://padlet.com/otavioschweinitzva017/mz504xdm2lbjpumx en-us 2024-07-18 01:04:28 UTC 2024-07-18 01:21:04 UTC hello@padlet.com RISC e CISC otavioschweinitzva017 https://padlet.com/otavioschweinitzva017/mz504xdm2lbjpumx/wish/3056060316


]]> 2024-07-18 01:07:32 UTC https://padlet.com/otavioschweinitzva017/mz504xdm2lbjpumx/wish/3056060316 Arquitetura Cisc vitorkmdev https://padlet.com/otavioschweinitzva017/mz504xdm2lbjpumx/wish/3056064616 é um conjunto de instruções complexas que permitem a execução de operações sofisticadas em um único ciclo de máquina.

]]> 2024-07-18 01:10:29 UTC https://padlet.com/otavioschweinitzva017/mz504xdm2lbjpumx/wish/3056064616 O Que são essas instruções? vitorkmdev https://padlet.com/otavioschweinitzva017/mz504xdm2lbjpumx/wish/3056065335 Essas instruções variam em formato e tamanho, proporcionando uma grande flexibilidade na programação.

]]> 2024-07-18 01:10:54 UTC https://padlet.com/otavioschweinitzva017/mz504xdm2lbjpumx/wish/3056065335 Detalhes da arquitetura Cisc vitorkmdev https://padlet.com/otavioschweinitzva017/mz504xdm2lbjpumx/wish/3056065983 suporta diversos modos de endereçamento, o que facilita o acesso a operandos de maneiras variadas e eficientes. Além disso, muitas das instruções CISC são implementadas através de microcódigo, permitindo a adição e modificação de instruções sem grandes alterações no hardware.

]]> 2024-07-18 01:11:20 UTC https://padlet.com/otavioschweinitzva017/mz504xdm2lbjpumx/wish/3056065983 Desempenho vitorkmdev https://padlet.com/otavioschweinitzva017/mz504xdm2lbjpumx/wish/3056066304 O desempenho dos processadores CISC é frequentemente otimizado pelo hardware, o que pode resultar em uma implementação mais complexa, mas com uma execução eficiente das tarefas.

]]> 2024-07-18 01:11:31 UTC https://padlet.com/otavioschweinitzva017/mz504xdm2lbjpumx/wish/3056066304 Diferenças entre as arquiteturas RISC e SISC: otavioschweinitzva017 https://padlet.com/otavioschweinitzva017/mz504xdm2lbjpumx/wish/3056066391 2024-07-18 01:11:35 UTC https://padlet.com/otavioschweinitzva017/mz504xdm2lbjpumx/wish/3056066391 Quais arquiteturas são do tipo RISC? otavioschweinitzva017 https://padlet.com/otavioschweinitzva017/mz504xdm2lbjpumx/wish/3056071249 Alguns exemplos são a Arm, RISC-V, PowerPC, MIPS e SPARC

]]> 2024-07-18 01:14:35 UTC https://padlet.com/otavioschweinitzva017/mz504xdm2lbjpumx/wish/3056071249 O que é arquitetura RISC? otavioschweinitzva017 https://padlet.com/otavioschweinitzva017/mz504xdm2lbjpumx/wish/3056074392 É um tipo de arquitetura de processadores que usa um conjunto de instruções simples, com o objetivo de executar mais instruções em menos tempo. O objetivo do RISC é executar cada instrução em um único ciclo de clock.

]]> 2024-07-18 01:16:20 UTC https://padlet.com/otavioschweinitzva017/mz504xdm2lbjpumx/wish/3056074392 Prós e contras vitorkmdev https://padlet.com/otavioschweinitzva017/mz504xdm2lbjpumx/wish/3056075649 Prós:

Permite uma redução do código, uma maior facilidade na programação e tem uma versatilidade maior.


Contras:

Maior consumo de energia, menor desempenho em algumas aplicações, maior complexidade de hardware.

]]> 2024-07-18 01:17:04 UTC https://padlet.com/otavioschweinitzva017/mz504xdm2lbjpumx/wish/3056075649 Características otavioschweinitzva017 https://padlet.com/otavioschweinitzva017/mz504xdm2lbjpumx/wish/3056080048

  • Os processadores baseados na computação de conjunto de instruções reduzidas não têm micro-programação, as instruções são executadas diretamente pelo hardware

  • Arquiteturas do tipo RISC são as mais comuns em dispositivos móveis

    • ]]>     2024-07-18 01:19:44 UTC https://padlet.com/otavioschweinitzva017/mz504xdm2lbjpumx/wish/3056080048