Hoja de Trabajo No.6 by AYRTON SALVADOR MORALES BUENAFE https://padlet.com/amoralesb9/jhxdfjkrp7hcvr9n 0902-17-11099 en-us 2020-09-19 17:53:46 UTC 2025-03-13 09:48:14 UTC hello@padlet.com a. ¿Qué es un acceso directo a memoria? amoralesb9 https://padlet.com/amoralesb9/jhxdfjkrp7hcvr9n/wish/761157577 Le da acceso a ciertos tipos de componentes de la computadora para leer o escribir independientemente de la CPU.]]> 2020-09-19 17:55:25 UTC https://padlet.com/amoralesb9/jhxdfjkrp7hcvr9n/wish/761157577 b. ¿Cuáles son los problemas de coherencia en la memoria cache? amoralesb9 https://padlet.com/amoralesb9/jhxdfjkrp7hcvr9n/wish/761157756 Los problemas de la cache  ocurren cuando se utiliza un unico procesador en el caso de las operaciones E/S. La mayoria de las operaciones se realizan a traves de dispositivos DMA con lo que posiblemente el contenido de la memoria principal y cache dejen de ser coherentes. ]]> 2020-09-19 17:55:38 UTC https://padlet.com/amoralesb9/jhxdfjkrp7hcvr9n/wish/761157756 c. ¿Cuáles son las secuencias de eventos en un DMA, explique el proceso? amoralesb9 https://padlet.com/amoralesb9/jhxdfjkrp7hcvr9n/wish/761157861
  • El procesador inicializa el DMAC programando AR y WC.
  • El dispositivo de E/S realiza una petición de DMA al DMAC.
  • El DMAC activa la línea de petición de DMA al procesador.
  • El DMAC asume el control del bus.
  • Al final del ciclo del bus en curso, el procesador pone las líneas del bus del sistema en alta impedancia y activa la cesión de DMA.
  • El DMAC le responde con una señal de aceptación.
    • ]]>     2020-09-19 17:55:48 UTC https://padlet.com/amoralesb9/jhxdfjkrp7hcvr9n/wish/761157861     d. ¿Cuáles son los tipos de transferencias en un DMA, explique el proceso de cada uno? amoralesb9 https://padlet.com/amoralesb9/jhxdfjkrp7hcvr9n/wish/761157970 MODO RAFAGA: una vez que la CPU concede el bus al DMA, este no lo libera hasta que finaliza su tarea completamente.

    MODO ROBO DE CICLO:  una vez que la CPU concede el bus al DMA, este lo vuelve a liberar al finalizar de transferir cada palabra. Teniendo que solicitar de nuevo el permiso de uso del bus a la CPU. Esta operación se repite hasta que el DMA finaliza la tarea.]]>     2020-09-19 17:55:55 UTC https://padlet.com/amoralesb9/jhxdfjkrp7hcvr9n/wish/761157970     e. ¿Qué es un subsistema de unidades de E/S? amoralesb9 https://padlet.com/amoralesb9/jhxdfjkrp7hcvr9n/wish/761158054 Realiza la transferencia de información con unas unidades exteriores, llamadas periféricos, lo que permite, entre otras cosas, cargar datos y programas en la memoria principal y mostrar resultados impresos en unidades de salida.]]> 2020-09-19 17:56:03 UTC https://padlet.com/amoralesb9/jhxdfjkrp7hcvr9n/wish/761158054 f. ¿Cómo es la estructura de un módulo de E/S? amoralesb9 https://padlet.com/amoralesb9/jhxdfjkrp7hcvr9n/wish/761170642 2020-09-19 18:11:39 UTC https://padlet.com/amoralesb9/jhxdfjkrp7hcvr9n/wish/761170642 g. ¿Qué es una pila o Stack, describa el funcionamiento de una pila? amoralesb9 https://padlet.com/amoralesb9/jhxdfjkrp7hcvr9n/wish/761191002 Lista ordinal o estructura de datos en la que el modo de acceso a sus elementos es de tipo LIFO (Ultimo en entrar, primero en salir)  que permite almacenar y recuperar datos.]]> 2020-09-19 18:37:53 UTC https://padlet.com/amoralesb9/jhxdfjkrp7hcvr9n/wish/761191002 h. ¿Cuál es la justificación por la cual dos niveles de memoria chache son mejoresque uno solo? amoralesb9 https://padlet.com/amoralesb9/jhxdfjkrp7hcvr9n/wish/761244649 La tecnología de escalado que permitió a los sistemas de memoria capaces de ser acomodados en un solo chip, la mayoría de los procesadores de hoy en día tienen hasta tres o cuatro niveles de caché. La reducción de la AAT puede ser entendido por este ejemplo, cuando el ordenador comprueba AAT para diferentes configuraciones de hasta cachés L3.]]> 2020-09-19 19:46:27 UTC https://padlet.com/amoralesb9/jhxdfjkrp7hcvr9n/wish/761244649 i. Describa cuales son los algoritmos de reemplazo de bloque y las políticas de escritura en una memoria cache. amoralesb9 https://padlet.com/amoralesb9/jhxdfjkrp7hcvr9n/wish/761246404
    Determinan el instante en que se actualiza la información en memoria principal cuando se hace una escritura en la memoria es ejecutada. Existen 2 casos diferentes sobre la memoria cache:
    • Escritura Inmediata: Se escribe a la vez en memoria caché y memoria principal para mantener una coherencia en todo momento.
    • Postescritura: El bloque donde se escribió queda marcado con un bit llamado bit de basura; cuando se reemplaza por la política de reemplazamiento se comprueba si el bit se encuentra activado, si lo está, se escribe la información de dicho bloque en la memoria principal. 


    ]]>     2020-09-19 19:48:50 UTC https://padlet.com/amoralesb9/jhxdfjkrp7hcvr9n/wish/761246404