INFORME FINAL LAB4 by RUDY FRANCO RODRIGUEZ CASAS

AMPLIFICADOR CON TRANSISTOR FET - EXPERIENCIA 4

rudyrodriguezc — 2024-06-12 17:33:29 UTC

INTEGRANTES:

Asto Pérez Mario Arquímedes
García Chumpitaz Yazmin Odalis
Rodriguez Casas Rudy Franco
Soplin Barbaran Rudwan Rashid

Pregunta 5

rudyrodriguezc — 2024-06-12 17:37:12 UTC

Dibuje la respuesta en frecuencia:

Curva 20 log(Av) vs log(f)

Pregunta 6

rudyrodriguezc — 2024-06-12 17:38:09 UTC

Explique la Ganancia obtenida en el paso 5

rudyrodriguezc — 2024-06-12 17:39:04 UTC

Como podemos observar, la ganacia se queda estancada desde 500 Hz, pero pasando los 10kHz empieza a bajar de forma abrupta, esto debido a que mientras de más frecuencia sea la señal de entrada, la de salida se va a distorsionar más, es por ello que el valor del voltaje pico pico disminuye.

rudyrodriguezc — 2024-06-12 17:41:07 UTC

Pregunta 1

rudyrodriguezc — 2024-06-12 17:42:04 UTC

Presente las mediciones efectuadas, en el circuito original y en una hoja completa con todas las indicaciones.

Pregunta 2

rudyrodriguezc — 2024-06-12 17:43:26 UTC

Trace la curva de transferencia Id vs Vgs, indicando los puntos de operación de la tabla llenada y las rectas de polarización; obtenida de: Vgs = - ID Rs.

De la curva, aproximar los datos del FET como son: IDSS y Vpo. Explique las observaciones que diera a lugar.

Pregunta 3

rudyrodriguezc — 2024-06-12 17:44:43 UTC

Trace la curva de salida ID vs VDS indicando los puntos de operación obtenidos. Indique la zona del transistor y la recta de carga en cada caso.

Pregunta 4

rudyrodriguezc — 2024-06-12 17:45:14 UTC

Explique porqué se limita Vomax. sin distorsión de señal.

Pregunta 7

rudyrodriguezc — 2024-06-12 17:46:21 UTC

Solucione el circuito mostrado en la fig.2, dando el punto “Q” y la Ganancia de Tensión. Explique las ventajas y desventajas que se logra; asimismo simule en orcadspice.

Simulacion de la ganancia de la salida

rudwansoplinb — 2024-06-13 00:15:25 UTC

ganancia tomando como referencia la señal de salida respecto a la señal de entrada

simulacion en proteus

rudwansoplinb — 2024-06-13 00:18:15 UTC

rudwansoplinb — 2024-06-13 00:22:09 UTC

primera parte de la solución

rudwansoplinb — 2024-06-13 00:25:30 UTC

segunda parte de la solución teorica

Datos de Simulación

rudwansoplinb — 2024-06-13 00:29:10 UTC

Resumen en tabla de Datos

rudwansoplinb — 2024-06-13 00:29:50 UTC

2024-06-13 02:19:36 UTC

2024-06-13 02:20:11 UTC

2024-06-13 02:44:49 UTC

2024-06-13 02:45:24 UTC

marioastop — 2024-06-13 03:45:13 UTC

El límite de Vomax sin distorsión se establece asegurando que el JFET permanezca en su región activa de amplificación. La señal de salida debe mantenerse dentro del rango permitido por VDD y la correcta polarización del JFET. Con una señal de entrada de 40 mV pico a pico y una ganancia de 2, la señal de salida de 80 mV pico a pico se mantendrá sin distorsión si el JFET está adecuadamente polarizado y operando dentro de sus límites de voltaje y corriente. Con un VDD de 10 V, la señal de salida de 80 mV pico a pico (oscilando entre 4.96 V y 5.04 V) está bien dentro de los márgenes operativos, asegurando así una operación sin distorsión.

Fotos del circuito

marioastop — 2024-06-13 03:55:55 UTC

marioastop — 2024-06-13 03:57:37 UTC

marioastop — 2024-06-13 03:57:51 UTC

Fig.3 Señal de salida del circuito inversor de señal

marioastop — 2024-06-13 03:58:02 UTC

Simulación en Proteus

rudwansoplinb — 2024-06-13 05:17:54 UTC