<?xml version="1.0"?>
<rss version="2.0">
   <channel>
      <title>Meu padlet descolado by Rivaldo Adriano</title>
      <link>https://padlet.com/rivaldoadriano1524/ef9re25ubz21e4zy</link>
      <description>Criado com entusiasmo</description>
      <language>en-us</language>
      <pubDate>2021-09-20 18:39:11 UTC</pubDate>
      <lastBuildDate>2025-12-31 21:20:12 UTC</lastBuildDate>
      <webMaster>hello@padlet.com</webMaster>
      <image>
         <url></url>
      </image>
      <item>
         <title>CISC</title>
         <author>rivaldoadriano1524</author>
         <link>https://padlet.com/rivaldoadriano1524/ef9re25ubz21e4zy/wish/1755040985</link>
         <description><![CDATA[<div><br></div><div>A arquitetura CISC (Computador com um Conjunto Complexo de Instruções), é&nbsp;<br>uma arquitetura que suporta muitas instruções, porém a execução dessas&nbsp;<br>instruções é mais lenta.&nbsp;<br>Os projetistas de arquiteturas CISC consideram três aspectos básicos: - uso de&nbsp;<br>microcódigo; - construção de conjuntos com instruções completas e eficientes; -<br>criação de instruções de máquina de “alto nível”, ou seja, com complexidade&nbsp;<br>semelhante à dos comandos de alto nível</div>]]></description>
         <enclosure url="https://padlet-uploads.storage.googleapis.com/1314642848/f3967f60c35a5c795767d83728a70d83/padlet_image_picker_file_55fd53ca_7a91_4170_84be_dfb51e32e777.jpg" />
         <pubDate>2021-09-20 18:47:31 UTC</pubDate>
         <guid>https://padlet.com/rivaldoadriano1524/ef9re25ubz21e4zy/wish/1755040985</guid>
      </item>
      <item>
         <title> RISC </title>
         <author>rivaldoadriano1524</author>
         <link>https://padlet.com/rivaldoadriano1524/ef9re25ubz21e4zy/wish/1755043217</link>
         <description><![CDATA[<div>A arquitetura RISC (Conjunto Reduzido de Instruções), suporta menos&nbsp;<br>instruções, e com isso executa com mais rapidez o conjunto de instruções que são&nbsp;<br>combinadas. Essa arquitetura utiliza os registradores da UCP para armazenar&nbsp;<br>parâmetros e variáveis em chamadas de rotinas e funções. As instruções de&nbsp;<br>processadores RISC são basicamente do tipo Load/Store, desvio e de operações&nbsp;<br>aritméticas e lógicas, reduzindo com isso seu tamanho.</div>]]></description>
         <enclosure url="https://padlet-uploads.storage.googleapis.com/1314642848/eaf2e5897da0ae7408c27711ff6476c8/padlet_image_picker_file_d40167e1_f7f4_40c4_a291_83519d8b23d5.jpg" />
         <pubDate>2021-09-20 18:48:25 UTC</pubDate>
         <guid>https://padlet.com/rivaldoadriano1524/ef9re25ubz21e4zy/wish/1755043217</guid>
      </item>
      <item>
         <title>Morpheus, o processador anti hacker </title>
         <author>rivaldoadriano1524</author>
         <link>https://padlet.com/rivaldoadriano1524/ef9re25ubz21e4zy/wish/1755047441</link>
         <description><![CDATA[<div>O objetivo é tornar incrivelmente difícil para os hackers explorar software chave que&nbsp;<br>ajude a comprometer a segurança dos chips. O novo chip, batizado de Morpheus,&nbsp;<br>bloqueia possíveis ataques de hackers criptografando e reorganizando aleatoriamente&nbsp;<br>bits chave de seu próprio código e de seus dados 20 vezes por segundo. Isso é&nbsp;<br>infinitamente milhares de vezes mais rápido do que as mais rápidas técnicas de&nbsp;<br>hacking eletrônico.<br>Porém, como nada é perfeito, a tecnologia afeta um pouco o desempenho do&nbsp;<br>dispositivo e requer chips maiores que os normais. Talvez os militares aceitem&nbsp;<br>esses pontos negativos em troca de uma melhor segurança, mas essas condições&nbsp;<br>podem não atrair consumidores ou empresas.</div>]]></description>
         <enclosure url="https://padlet-uploads.storage.googleapis.com/1314642848/6832f1b1a4fe5283c4921066efd2a561/padlet_image_picker_file_d2bd25d0_ec38_463a_891f_43d9a1107ab6.jpg" />
         <pubDate>2021-09-20 18:50:05 UTC</pubDate>
         <guid>https://padlet.com/rivaldoadriano1524/ef9re25ubz21e4zy/wish/1755047441</guid>
      </item>
   </channel>
</rss>
