<?xml version="1.0"?>
<rss version="2.0">
   <channel>
      <title>Buses by Jorge Alberto</title>
      <link>https://padlet.com/jorge_a_lisandrello/cepvx9ttnkr3</link>
      <description>Buses, Informática Aplicada</description>
      <language>en-us</language>
      <pubDate>2016-06-26 19:41:37 UTC</pubDate>
      <lastBuildDate>2025-11-03 10:56:02 UTC</lastBuildDate>
      <webMaster>hello@padlet.com</webMaster>
      <image>
         <url></url>
      </image>
      <item>
         <title>B</title>
         <author>jorge_a_lisandrello</author>
         <link>https://padlet.com/jorge_a_lisandrello/cepvx9ttnkr3/wish/115459134</link>
         <description><![CDATA[<div>Un bus de datos es un canal de transmisión de información dentro de la computadora que comunica a los componentes de dicho sistema con el microprocesador.<br><br>... via Definicion ABC http://www.definicionabc.com/tecnologia/bus-de-datos.php</div>]]></description>
         <enclosure url="" />
         <pubDate>2016-06-26 19:42:35 UTC</pubDate>
         <guid>https://padlet.com/jorge_a_lisandrello/cepvx9ttnkr3/wish/115459134</guid>
      </item>
      <item>
         <title>Bus de Datos</title>
         <author>jorge_a_lisandrello</author>
         <link>https://padlet.com/jorge_a_lisandrello/cepvx9ttnkr3/wish/115459188</link>
         <description><![CDATA[<div>Este es un bus bidireccional, pues los datos pueden fluir hacia ó desde la CPU, pueden ser entradas ó salidas, según la operación que se este realizando ( lectura ó escritura ) . en todos los casos, las palabras de datos transmitidas tiene m bits de longitud debido a que la CPU maneja palabras de datos de m bits.<br><br>...vía irgproyectos.galeon&nbsp; <br><a href="http://irgproyectos.galeon.com/aficiones389260.html">http://irgproyectos.galeon.com/aficiones389260.html</a></div>]]></description>
         <enclosure url="" />
         <pubDate>2016-06-26 19:44:48 UTC</pubDate>
         <guid>https://padlet.com/jorge_a_lisandrello/cepvx9ttnkr3/wish/115459188</guid>
      </item>
      <item>
         <title>Bus de Dirección</title>
         <author>jorge_a_lisandrello</author>
         <link>https://padlet.com/jorge_a_lisandrello/cepvx9ttnkr3/wish/115459342</link>
         <description><![CDATA[<div>Este es un bus unidireccional debido a que la información fluye es una sola dirección, de la CPU a la memoria ó a los elementos de entrada y salida. <br><br>... vía irgproyectos.galeon<br><br><a href="http://irgproyectos.galeon.com/aficiones389260.html">http://irgproyectos.galeon.com/aficiones389260.html</a><br><br><br></div>]]></description>
         <enclosure url="" />
         <pubDate>2016-06-26 19:49:41 UTC</pubDate>
         <guid>https://padlet.com/jorge_a_lisandrello/cepvx9ttnkr3/wish/115459342</guid>
      </item>
      <item>
         <title>Bus de Control</title>
         <author>jorge_a_lisandrello</author>
         <link>https://padlet.com/jorge_a_lisandrello/cepvx9ttnkr3/wish/115459405</link>
         <description><![CDATA[<div>&nbsp;Este conjunto de señales se usa para sincronizar las actividades y transacciones con los periféricos del sistema. Las señales más importantes en el bus de control son las señales de cronómetro, que generan los intervalos de tiempo durante los cuales se realizan las operaciones.<br><br>...vía irgproyectos.galeon<br><br><a href="http://irgproyectos.galeon.com/aficiones389260.html">http://irgproyectos.galeon.com/aficiones389260.html</a><br><br><br></div>]]></description>
         <enclosure url="" />
         <pubDate>2016-06-26 19:52:16 UTC</pubDate>
         <guid>https://padlet.com/jorge_a_lisandrello/cepvx9ttnkr3/wish/115459405</guid>
      </item>
      <item>
         <title>Bus mastering</title>
         <author>jorge_a_lisandrello</author>
         <link>https://padlet.com/jorge_a_lisandrello/cepvx9ttnkr3/wish/115459511</link>
         <description><![CDATA[<div>Es una característica soportada por muchas arquitecturas de bus que permite a un dispositivo conectado al bus para iniciar operaciones.<br>Mientras que bus mastering permite que un dispositivo periférico pueda comunicarse directamente con otro, en la práctica casi todos los periféricos dominan el bus exclusivamente para realizar la memoria principal del DMA(Acceso directo a Memoria). <br>Si múltiples dispositivos están habilitados para dominar el bus, tiene que haber un sistema de arbitraje para evitar que múltiples dispositivos intenten manejar el bus de manera simultánea. <br><br>...vía Wikipedia<br><br><a href="https://es.wikipedia.org/wiki/Bus_mastering">https://es.wikipedia.org/wiki/Bus_mastering</a></div>]]></description>
         <enclosure url="" />
         <pubDate>2016-06-26 19:56:18 UTC</pubDate>
         <guid>https://padlet.com/jorge_a_lisandrello/cepvx9ttnkr3/wish/115459511</guid>
      </item>
   </channel>
</rss>
