IRDS. TEMA 3. Introducción a los Sistemas Digitales by Juan José Pérez https://padlet.com/jjpserrano/by63843o0kqa en-us 2016-10-27 16:13:10 UTC 2023-03-28 18:59:53 UTC hello@padlet.com https://padlet-assets.s3.amazonaws.com/icons/Folder.png ÁLBEGRA DE BOOLE. OPERACIÓN + jjpserrano https://padlet.com/jjpserrano/by63843o0kqa/wish/133681343 2016-10-27 16:20:29 UTC https://padlet.com/jjpserrano/by63843o0kqa/wish/133681343 ÁLGEBRA DE BOOLE. OPERACIÓN  jjpserrano https://padlet.com/jjpserrano/by63843o0kqa/wish/133681611 2016-10-27 16:21:03 UTC https://padlet.com/jjpserrano/by63843o0kqa/wish/133681611 ÁLGEBRA DE BOOLE. OPERACIÓN INVERSIÓN (') jjpserrano https://padlet.com/jjpserrano/by63843o0kqa/wish/133682125 2016-10-27 16:22:15 UTC https://padlet.com/jjpserrano/by63843o0kqa/wish/133682125 TEOREMAS DEL ÁLGEBRA DE BOOLE. jjpserrano https://padlet.com/jjpserrano/by63843o0kqa/wish/133685377 2016-10-27 16:30:28 UTC https://padlet.com/jjpserrano/by63843o0kqa/wish/133685377 TABLAS DE VERDAD jjpserrano https://padlet.com/jjpserrano/by63843o0kqa/wish/135203521 2016-11-03 18:41:18 UTC https://padlet.com/jjpserrano/by63843o0kqa/wish/135203521 jjpserrano https://padlet.com/jjpserrano/by63843o0kqa/wish/135204271 2016-11-03 18:43:04 UTC https://padlet.com/jjpserrano/by63843o0kqa/wish/135204271 PUERTAS LÓGICAS jjpserrano https://padlet.com/jjpserrano/by63843o0kqa/wish/135566772 2016-11-05 20:20:51 UTC https://padlet.com/jjpserrano/by63843o0kqa/wish/135566772 PUERTA NOT (NO) jjpserrano https://padlet.com/jjpserrano/by63843o0kqa/wish/135566885 En lógica digital, un inversor, puerta NOT o compuerta NOT es una puerta lógica que implementa la negación lógica . A la derecha se muestra la tabla de verdad. Siempre que su entrada está en 0 (cero) o en BAJA, su salida está en 1 o en ALTA, mientras que cuando su entrada está en 1 o en ALTA, su SALIDA va a estar en 0 o en BAJA.
La función física del inversor, es la de cambiar en su salida el nivel del voltaje de su entrada entre los definidos como lógico ALTO Y lógico BAJO.

]]> 2016-11-05 20:24:32 UTC https://padlet.com/jjpserrano/by63843o0kqa/wish/135566885 jjpserrano https://padlet.com/jjpserrano/by63843o0kqa/wish/135567219 2016-11-05 20:34:21 UTC https://padlet.com/jjpserrano/by63843o0kqa/wish/135567219 PUERTA OR (O) jjpserrano https://padlet.com/jjpserrano/by63843o0kqa/wish/135567457 La puerta OR o compuerta OR es una puerta lógica digital que implementa la disyunción lógica.  Cuando todas sus entradas están en 0 (cero) o en BAJA, su salida está en 0 o en BAJA, mientras que cuando al menos una o ambas entradas están en 1 o en ALTA, su SALIDA va a estar en 1 o en ALTA. En otro sentido, la función de la compuerta OR efectivamente encuentra el máximo entre dos dígitos binarios.]]> 2016-11-05 20:39:18 UTC https://padlet.com/jjpserrano/by63843o0kqa/wish/135567457 PUERTA AND (Y) jjpserrano https://padlet.com/jjpserrano/by63843o0kqa/wish/135567746 La puerta AND o compuerta AND es una puerta lógica digital que implementa la conjunción lógica -se comporta de acuerdo a la tabla de verdad mostrada a la derecha. Ésta entregará una salida ALTA (1), dependiendo de los valores de las entradas, siendo este caso, al recibir solo valores altos en ambas entradas. Si alguna de estas entradas no son ALTAS, entonces se mostrará un valor de salida BAJA (0). En otro sentido, la función de la compuerta AND efectivamente encuentra el mínimo entre dos dígitos binarios,]]> 2016-11-05 20:46:14 UTC https://padlet.com/jjpserrano/by63843o0kqa/wish/135567746 PUERTA XOR (OR EXCLUSIVA jjpserrano https://padlet.com/jjpserrano/by63843o0kqa/wish/135567946 La puerta XOR, compuerta XOR u OR exclusiva es una puerta lógica digital que implementa el o exclusivo; es decir, una salida verdadera (1/HIGH) resulta si una, y solo una de las entradas a la puerta es verdadera. Si ambas entradas son falsas (0/LOW) o ambas son verdaderas, resulta en una salida falsa. La XOR representa la función de la desigualdad, es decir, la salida es verdadera si las entradas no son iguales, de otro modo el resultado es falso. Una manera de recordar XOR es "uno o el otro, pero no ambos".]]> 2016-11-05 20:51:35 UTC https://padlet.com/jjpserrano/by63843o0kqa/wish/135567946 PUERTA NOR jjpserrano https://padlet.com/jjpserrano/by63843o0kqa/wish/135568090 La puerta NOR o compuerta NOR es una puerta lógica digital que implementa la disyunción lógica negada.Cuando todas sus entradas están en 0 (cero) o en BAJA, su salida está en 1 o en ALTA, mientras que cuando una sola de sus entradas o ambas están en 1 o en ALTA, su SALIDA va a estar en 0 o en BAJA.]]> 2016-11-05 20:55:16 UTC https://padlet.com/jjpserrano/by63843o0kqa/wish/135568090 PUERTA NAND (NO Y) jjpserrano https://padlet.com/jjpserrano/by63843o0kqa/wish/135590983 La puerta NAND, compuerta NAND o NOT AND es una puerta lógica que produce una salida falsa solamente si todas sus entradas son verdaderas; por tanto, su salida es complemento a la de la puerta AND. Cuando todas sus entradas están en 1 (uno) o en ALTA, su salida está en 0 o en BAJA, mientras que cuando una sola de sus entradas o ambas están en 0 o en BAJA, su SALIDA va a estar en 1 o en ALTA.]]> 2016-11-06 10:30:46 UTC https://padlet.com/jjpserrano/by63843o0kqa/wish/135590983 PUERTA XNOR jjpserrano https://padlet.com/jjpserrano/by63843o0kqa/wish/135591335 La puerta XNOR (a veces escrita "exnor" o "enor" y rara vez escrito NXOR) es una puerta lógica digital cuya función es la inversa de la puerta OR exclusiva (XOR). Una salida ALTA (1) resulta si ambas las entradas a la puerta son las mismas. Si una pero no ambas entradas son altas (1), resulta una salida BAJA (0).]]> 2016-11-06 10:37:02 UTC https://padlet.com/jjpserrano/by63843o0kqa/wish/135591335 CIRCUITOS INTEGRADOS DIGITALES jjpserrano https://padlet.com/jjpserrano/by63843o0kqa/wish/135592546 2016-11-06 11:03:17 UTC https://padlet.com/jjpserrano/by63843o0kqa/wish/135592546 Circuito Integrado Puerta NOT 7404 tecnología TTL jjpserrano https://padlet.com/jjpserrano/by63843o0kqa/wish/135594134 2016-11-06 11:39:17 UTC https://padlet.com/jjpserrano/by63843o0kqa/wish/135594134 Circuito Integrado Puerta OR 7432 tecnología TTL jjpserrano https://padlet.com/jjpserrano/by63843o0kqa/wish/135594322 2016-11-06 11:43:44 UTC https://padlet.com/jjpserrano/by63843o0kqa/wish/135594322 Circuito Integrado Puerta AND 7408 tecnologíoa TTL jjpserrano https://padlet.com/jjpserrano/by63843o0kqa/wish/135594936 2016-11-06 11:58:20 UTC https://padlet.com/jjpserrano/by63843o0kqa/wish/135594936 Circuito Integrado Puerta XOR 7486 tecnología TTL jjpserrano https://padlet.com/jjpserrano/by63843o0kqa/wish/135595167 2016-11-06 12:02:17 UTC https://padlet.com/jjpserrano/by63843o0kqa/wish/135595167