<?xml version="1.0"?>
<rss version="2.0">
   <channel>
      <title>Padlet Dev. Back-End by Millena Carvalho</title>
      <link>https://padlet.com/millenabcarvalho/ap6alxq8cnirgqff</link>
      <description>Disciplina Arquitetura e Organização de Computadores</description>
      <language>en-us</language>
      <pubDate>2021-09-20 22:53:16 UTC</pubDate>
      <lastBuildDate>2025-09-27 06:33:17 UTC</lastBuildDate>
      <webMaster>hello@padlet.com</webMaster>
      <image>
         <url>https://padlet.net/icons/png/2728.png</url>
      </image>
      <item>
         <title>Arquitetura de Von Neumann</title>
         <author>millenabcarvalho</author>
         <link>https://padlet.com/millenabcarvalho/ap6alxq8cnirgqff/wish/1755594214</link>
         <description><![CDATA[<div><br></div><div>Os computadores convencionais se baseiam no modelo idealizado por Von Neumann (1903-1957). Seu modelo possui cinco componentes principais: 1. Unidade de Entrada, provê instruções e dados ao sistema; 2. Unidade de Memória, armazena os dados do sistema; 3. Unidade Lógica e Aritmética, processa dados; 4. Unidade de Controle, controla a execução das instruções e o processamento de dados; 5. Unidade de Saída, apresenta os resultados dos dados processados.&nbsp;</div><ul><li>Prós: Um importante aspecto do modelo de arquitetura de Von Neumann é o programa armazenado na memória do computador, juntamente com os dados a serem processados.&nbsp;</li><li>Contras: Pode-se dizer que um contra é o gargalo de Von Neumann, que está no canal de transmissão entre a CPU e a memória, pois a memória não consegue trabalhar em frequências tão altas quanto a CPU, fazendo com que o CPU fique ocioso por um certo tempo, limitando a velocidade do computador.&nbsp;</li></ul><div><br></div><div><br><br></div>]]></description>
         <enclosure url="https://padlet-uploads.storage.googleapis.com/1358627518/bd94081479acfdd886eefc433a8fb405/vonneumann.JPG" />
         <pubDate>2021-09-20 23:28:15 UTC</pubDate>
         <guid>https://padlet.com/millenabcarvalho/ap6alxq8cnirgqff/wish/1755594214</guid>
      </item>
      <item>
         <title>Arquitetura de Harvard</title>
         <author>millenabcarvalho</author>
         <link>https://padlet.com/millenabcarvalho/ap6alxq8cnirgqff/wish/1755623598</link>
         <description><![CDATA[<div>A Arquitetura de Harvard se baseia num conceito mais recente que a de Von Neumann, surgido para suprir a necessidade de colocar o microcontrolador para trabalhar de forma mais rápida e eficiente. É uma arquitetura de computador que se distingue das outras por possuir duas memórias diferentes e independentes em termos de barramento e ligação ao processador, sendo utilizada nos microcontroladores PIC. Sua principal característica é o acesso à memória de dados de modo separado em relação à memória de programa. Esta arquitetura se baseia, também, na separação de barramentos de dados das memórias onde estão as instruções de programa e das memórias de dados, permitindo, assim, que o processador possa acessar as duas simultaneamente.&nbsp;<br><br></div><div>Arquiteturas de Harvard são normalmente utilizadas em qualquer sistemas especializados ou para usos específicos. É utilizado em processamento de sinal digital especializados (DSP), normalmente por produtos de áudio e vídeo de transformação. Ele também é usado em muitos pequenos microcontroladores utilizados em aplicações eletrônicas, tais como os processadores ARM (sigla em inglês para Advanced RISC Machine) base de muitos fabricantes.&nbsp;<br><br></div><div>Os microcontroladores com arquitetura Havard são também conhecidos como "microcontroladores RISC" (Computador com Conjunto Reduzido de Instruções), executadas apenas num único ciclo de relógio. E os microcontroladores com uma arquitetura Von-Neumann, de "microcontroladores CISC" (Computador com um Conjunto Complexo de Instruções). Porém, atualmente as linhas CISC e RISC é muito tênue, não existindo mais essa diferenciação, visto que os processadores atuais têm instruções complexas ao mesmo tempo que buscam minimizar o tempo de execução.<br><br></div><ul><li>Pró: A principal vantagem dessa arquitetura é que a leitura de instruções e de alguns tipos de operandos pode ser feita ao mesmo tempo em que a execução das instruções (tempo Tcy). Isso significa que o sistema fica todo o tempo executando instruções, o que acarreta um significativo ganho de velocidade. Enquanto uma instrução está sendo executada, a seguinte está sendo lida. Esse processo é conhecido como pipelining (canalização).&nbsp;</li><li><br></li><li>Contra: Do ponto de vista da performance, os CISC's têm algumas desvantagens em relação aos RISC's, entre elas a impossibilidade de se alterar alguma instrução composta para se melhorar a performance. O código equivalente às instruções compostas do CISC pode ser escrito nos RISC's da forma desejada, usando um conjunto de instruções simples, da maneira que mais se adequar. Sendo assim, existe uma disputa entre tamanho do código e o desempenho.</li></ul><div><br></div>]]></description>
         <enclosure url="https://padlet-uploads.storage.googleapis.com/1358627518/a85a02a9f29cc3a4469b87bea1d1b045/800px_Harvard_architecture_svg.png" />
         <pubDate>2021-09-20 23:52:02 UTC</pubDate>
         <guid>https://padlet.com/millenabcarvalho/ap6alxq8cnirgqff/wish/1755623598</guid>
      </item>
   </channel>
</rss>
