<?xml version="1.0"?>
<rss version="2.0">
   <channel>
      <title>PROCESSADORES by Tyerses Moraes</title>
      <link>https://padlet.com/tyersesmoraes/am40tr0x4egopdfc</link>
      <description>DESCRIÇÃO DE UM PROCESSADOR</description>
      <language>en-us</language>
      <pubDate>2022-02-22 01:11:20 UTC</pubDate>
      <lastBuildDate>2022-02-22 23:43:25 UTC</lastBuildDate>
      <webMaster>hello@padlet.com</webMaster>
      <image>
         <url></url>
      </image>
      <item>
         <title>CONSTRUÇÃO FISICA DE UM PROCESSADOR</title>
         <author>tyersesmoraes</author>
         <link>https://padlet.com/tyersesmoraes/am40tr0x4egopdfc/wish/2061537393</link>
         <description><![CDATA[<div><strong><mark>ALU:</mark></strong><br> Unidade lógica e aritmética (UC) ou Arithmétic logic Unit (ALU), <br>realiza operações lógicas aritméticas.<br><br><strong><mark>CACHE:</mark></strong><br>A memória cache consiste em uma pequena quantidade de memória SRAM embutida no processador. Quando este precisa ler dados na memória RAM, um circuito especial chamado "controlador de cache" transfere blocos de dados muito utilizados da RAM para a memória cache.<br><br></div><div><strong><mark>cache L2:</mark></strong><mark> <br></mark>(<em>Level 2</em> - Nível 2). Este último é, geralmente mais simples, costuma ser ligeiramente maior em termos de capacidade, mas também um pouco mais lento. O cache L2 passou a ser utilizado quando o cache L1 se mostrou insuficiente.<br><br><strong><mark>o cache L1:</mark></strong><mark><br></mark>&nbsp;é o mais próximo possível. O L2 é um pouco mais distante e o L3 é ainda mais distante. Sempre que a unidade de busca do processador precisa de um novo dado ou instrução, ela procura inicialmente no cache L1. Se não encontrar, parte para o L2 e depois para o L3. Se a informação não estiver em nenhum dos níveis de memória cache, ela terá de ir até a memória RAM.<br><br><strong><mark>A unidade de controle:</mark></strong><strong><br> </strong>(UC) assume toda a tarefa de controle das ações a serem realizadas pelo computador, comandado todos os demais componentes de sua arquitetura. É a UC que deve garantir a correta execução dos programas e a utilização dos dados corretos nas operações que as manipulam.<br><br><strong><mark>&nbsp;A unidade de instrução:</mark></strong><strong><br></strong>&nbsp; lê e decodifica os dados de entrada para depois enviá-los à unidade de execução. Ela é constituída do <strong>sequenciador</strong> (ou bloco lógico de comando) encarregado de sincronizar a execução das instruções ao ritmo de um relógio. Ele é, assim, o responsável pelo envio dos sinais de comando, do 'contador de programa', que contém o endereço da instrução em curso e do 'registro de instrução', que contém uma <strong>unidade de execução</strong> ou unidade de processamento, que executa as tarefas dadas pela unidade de instrução<br><br> <strong><mark>Dispositivos de entrada/saída:<br></mark></strong> Interação da CPU com o mundo exterior. Função: informações físicas informações digitais. Grande variedade de dispositivos:&nbsp;</div>]]></description>
         <enclosure url="https://padlet-uploads.storage.googleapis.com/1592907299/d61aefa85fd484d3e8a127fd29b9dd8e/VAIZzrlR_unidade_de_controle.jfif" />
         <pubDate>2022-02-22 23:24:03 UTC</pubDate>
         <guid>https://padlet.com/tyersesmoraes/am40tr0x4egopdfc/wish/2061537393</guid>
      </item>
      <item>
         <title>FUNCIONAMENTO DE UM PROCESSADOR</title>
         <author>tyersesmoraes</author>
         <link>https://padlet.com/tyersesmoraes/am40tr0x4egopdfc/wish/2061541537</link>
         <description><![CDATA[]]></description>
         <enclosure url="https://youtu.be/LN6LuhRYzuA" />
         <pubDate>2022-02-22 23:29:05 UTC</pubDate>
         <guid>https://padlet.com/tyersesmoraes/am40tr0x4egopdfc/wish/2061541537</guid>
      </item>
      <item>
         <title>Diferenças entre RISC e CISC </title>
         <author>tyersesmoraes</author>
         <link>https://padlet.com/tyersesmoraes/am40tr0x4egopdfc/wish/2061552642</link>
         <description><![CDATA[<div><strong><mark>RISC:</mark></strong><strong><br> ( Reduced Instruction Set Computer)<br></strong><br></div><div>Aqui o nome mais uma vez diz muito sobre a arquitetura do processador. Ao contrário do CISC, o RISC executa <strong>instruções reduzidas</strong>.&nbsp;<br><br></div><div>Ou seja, ele quebra a instrução em várias menores e mais simples e todas assumem um tamanho padrão. &nbsp; Cada uma dessas instruções têm as características necessárias para que possa ser executada em apenas um ciclo de relógio. No exemplo que demos antes, a cada 100 milhões de impulsos, uma instrução seria concluída.<br><br><br><mark>CISC:</mark><br> essa afirmação não seria verdadeira já que uma instrução poderia exigir 10, 20 ou vários outros ciclos para ser finalizada.&nbsp; &nbsp;<em>“Em nível enterprise, em que o processamento dos dados é muito alto, máquinas com arquitetura RISC como a Power da IBM e Sparc da Oracle são as mais indicadas. E aqui não estamos nos referindo necessariamente ao tamanho da empresa. Organizações de pequeno e médio porte podem ter operações que exijam capacidade de processamento muito alto e, por isso, recorrem ao RISC”</em>, detalha Victor. &nbsp;<br><br></div><div>O RISC também é amplamente utilizado em dispositivos móveis como celulares e tablets, os próprios notebooks e vídeo-games, pois são processadores menores, mais baratos e que tendem a consumir menos energia. Sem contar que atende à forte demanda por uma velocidade de processamento elevada nestes casos. &nbsp;<br><br></div><div><br></div><div><strong><br><br><br><br><br><br><br><br><br><br><br></strong><br></div>]]></description>
         <enclosure url="https://padlet-uploads.storage.googleapis.com/1592907299/bda28b8974b5c1f1c0a2915895dfcaee/cisc_risc.webp" />
         <pubDate>2022-02-22 23:43:08 UTC</pubDate>
         <guid>https://padlet.com/tyersesmoraes/am40tr0x4egopdfc/wish/2061552642</guid>
      </item>
   </channel>
</rss>
