BUS by Leonardo Palma https://padlet.com/leonardo_palma/8ozzqzz5t4bo descrizione dei 3 bus di controllo esterni en-us 2018-01-29 16:42:38 UTC 2018-01-29 16:53:41 UTC hello@padlet.com DEFINIZIONE GENERALE DI BUS leonardo_palma https://padlet.com/leonardo_palma/8ozzqzz5t4bo/wish/225723360 - insieme di fili conduttori
- trasferiscono segnali elettrici
- che rappresentano la codifica binaria dell'informazione
Si divide in BUS:
-Interni
-Esterni]]> 2018-01-29 16:45:23 UTC https://padlet.com/leonardo_palma/8ozzqzz5t4bo/wish/225723360 BUS INTERNI leonardo_palma https://padlet.com/leonardo_palma/8ozzqzz5t4bo/wish/225724292 Trasporta i dati verso la ALU]]> 2018-01-29 16:47:05 UTC https://padlet.com/leonardo_palma/8ozzqzz5t4bo/wish/225724292 BUS ESTERNI leonardo_palma https://padlet.com/leonardo_palma/8ozzqzz5t4bo/wish/225724560 trasporta i dati verso /da memorie/cpu
I principali BUS esterni sono:
-BUS DATI
-BUS INDIRIZZI
-BUS DI CONTROLLO]]> 2018-01-29 16:47:40 UTC https://padlet.com/leonardo_palma/8ozzqzz5t4bo/wish/225724560 BUS DATI leonardo_palma https://padlet.com/leonardo_palma/8ozzqzz5t4bo/wish/225725407 Trasferisce le informazioni:
- dalla memoria → CPU
- dalla CPU → memoria
- porta IN → CPU
- CPU → porta OUT
OSS: non esiste un trasferimento diretto da MEMORIA a
MEMORIA]]> 2018-01-29 16:49:16 UTC https://padlet.com/leonardo_palma/8ozzqzz5t4bo/wish/225725407 BUS INDIRIZZI(Address Bus) leonardo_palma https://padlet.com/leonardo_palma/8ozzqzz5t4bo/wish/225726247 - monodirezionale
- rappresenta l'indirizzo dell'elemento periferico coinvolto
nell'operazione
- i dispositivi non coinvolti restano in stato di alta impedenza (tri-
state)
- il bus indirizzi trasporta l'indirizzo codificato in binario, lo
spazio di indirizzamento consentito è dato dal numero di BIT
presenti nel bus indirizzi]]> 2018-01-29 16:50:47 UTC https://padlet.com/leonardo_palma/8ozzqzz5t4bo/wish/225726247 BUS DI CONTROLLO leonardo_palma https://padlet.com/leonardo_palma/8ozzqzz5t4bo/wish/225727171 - Sincronizza tutte le operazioni svolte dalla CPU
- è costituito da un insieme di segnali in uscita (RD, WD, MEM,
I/O)
- è costituita da un insieme di segnali in ingresso (INT, WAIT)
- |SEGNALI IN USCITA|:
RD (read): lettura verso la CPU
WD (write): scrittura dalla CPU
MEM: indica che l'operazione è riferita alla memoria
I/O: indica che l'operazione è riferita al dispositivo di i/o
- SEGNALI IN INGRESSO
INT: segnale di interrupt generato dal dispositivo di i/o per
comunicare con la CPU una certa richiesta
→ la CPU esegue la routine di gestione corrispondente
WAIT: segnale generato per comunicare alla CPU di non aver
terminato l'invio del dato richiesto sul bus dati
→ la CPU attende fino a che la periferica è pronta.]]> 2018-01-29 16:52:20 UTC https://padlet.com/leonardo_palma/8ozzqzz5t4bo/wish/225727171