# data[].attributes.body
Lógica sobre memória

Um engenheiro brasileiro, atualmente trabalhando na Suíça, liderou uma equipe que desenvolveu um processador de computador que combina duas funções - operações lógicas e armazenamento de dados - em uma única arquitetura.

É um grande avanço para a eletrônica e para a informática, uma vez que a união de computação e armazenamento no mesmo chip - também conhecida como "arquitetura lógica-sobre-memória" - dispensa a troca de dados entre processador e memória, tornando os computadores mais rápidos e com menor consumo de eletricidade.

Essa junção também era longamente esperada por seu potencial impacto no processamento de algoritmos de inteligência artificial.

O avanço histórico foi liderado por Guilherme Migliato Marega, engenheiro eletricista formado pela USP (Universidade de São Paulo), que atualmente trabalha na Escola Politécnica Federal de Lausanne.

Molibdenita

Para quem duvidava que o grafeno estava sendo deixado para trás na corrida rumo a uma era pós-silício, o novo chip é feito de um outro material monocristalino (2D), a molibdenita (MoS₂).

A molibdenita, um material que consiste em uma única camada com três átomos de espessura, é um excelente semicondutor e já é o componente mais pesquisado no campo da fotônica (processadores que funcionam com luz em vez de eletricidade) e da spintrônica (uma espécie de meio caminho entre a eletrônica e a computação quântica).

O processador com memória coloca a molibdenita quilômetros à frente do grafeno.
[Imagem: EPFL/LANES]

Processador e memória juntos

O novo processador lógica-sobre-memória é feito com transistores de efeito de campo (FET) de portas flutuantes (FGFETs).

A vantagem desses transistores é que eles podem reter cargas elétricas por longos períodos - é por isso que eles são usados em memórias flash para câmeras, celulares e computadores.

E as propriedades elétricas exclusivas da molibdenita tornam este semicondutor particularmente sensível a cargas armazenadas em FGFETs, o que permitiu a criação de circuitos que funcionam tanto como células de armazenamento de memória quanto como transistores programáveis.

Ao usar a molibdenita, a equipe conseguiu incorporar várias funções de processamento em um único circuito com memória e alterar ambos conforme desejado.

"Essa capacidade dos circuitos de realizar duas funções é semelhante à forma como o cérebro humano funciona, onde os neurônios estão envolvidos tanto no armazenamento de memórias quanto na realização de cálculos mentais," comparou o professor Andras Kis, coordenador da equipe.

"O projeto do nosso circuito tem várias vantagens: Ele pode reduzir a perda de energia associada à transferência de dados entre unidades de memória e processadores, diminuir a quantidade de tempo necessária para operações de computação e diminuir a quantidade de espaço necessária. Isso abre as portas para dispositivos menores, mais potentes e com maior eficiência energética," acrescentou Kis.

Embora ainda seja um protótipo, a equipe está entusiasmada com a capacidade de levar a nova arquitetura rumo aos aparelhos eletrônicos e computadores vendidos no mercado: "Fizemos nosso primeiro chip há dez anos à mão. Mas, desde então, desenvolvemos um processo de fabricação avançado que nos permite fazer 80 ou mais chips em uma única rodada, com propriedades bem controladas," disse Kis.

# data[].attributes.body
Parametron

Pesquisadores da Universidade Nacional de Yokohama, no Japão, desenvolveram um microprocessador usando componentes supercondutores, que se mostraram cerca de 80 vezes mais eficientes em termos de energia do que os componentes semicondutores de última geração usados nos microprocessadores mais modernos.

Não é nenhum segredo que componentes eletrônicos supercondutores são energeticamente mais eficientes, mas o balanço geral quase nunca é positivo, uma vez que se gasta muita energia para resfriar tudo - os supercondutores só funcionam em temperaturas criogênicas.

Para balancear melhor essa equação, Christopher Ayala e seus colegas trabalharam com uma estrutura eletrônica digital supercondutora chamada "parametron de fluxo quântico adiabático".

O parametron, um elemento de circuito lógico inventado por Eiichi Goto, em 1954, é essencialmente um circuito ressonante com um elemento reativo não-linear que oscila na metade da frequência de acionamento - essa oscilação pode representar um dígito binário pela escolha entre duas fases, deslocadas em 180 graus uma da outra. Os parametrons foram usados nos primeiros computadores japoneses, mas foram abandonados com o desenvolvimento do transístor.

Já um parametron de fluxo quântico é uma implementação do circuito usando junções Josephson, um arranjo no qual uma corrente elétrica flui indefinidamente - uma supercorrente - sem a necessidade da aplicação de uma tensão. O termo adiabático refere-se ao fato de que o circuito não troca calor com seu entorno.

Processador supercondutor

Ayala então usou essas junções Josephson supercondutoras para criar circuitos parametron, que por sua vez serviram como blocos de construção para um microprocessador de alto desempenho e que roda com um gasto mínimo de energia.

"Queríamos provar que o AQFP [parametron de fluxo quântico adiabático] é capaz de realizar computação de alta velocidade com eficiência energética e fizemos isso desenvolvendo e demonstrando com sucesso um microprocessador AQFP protótipo de 4 bits chamado MANA (Arquitetura Integrada Monolítica Adiabática), o primeiro microprocessador supercondutor adiabático do mundo," disse Ayala.

Ao contrário do que é comum em demonstrações tipo "primeiro do mundo", o processador é versátil, lidando com processamento e memória sem problemas.
[Imagem: Tomoyuki Tanaka]

Os testes mostraram que o processador supercondutor é versátil, podendo ser usado em funções de processamento e de armazenamento de dados.

"Também mostramos em um chip separado que a parte de processamento de dados do microprocessador pode operar até uma frequência de clock de 2,5 GHz, o que o torna comparável às tecnologias de computação atuais. Esperamos inclusive um aumento para 5 a 10 GHz à medida que fazemos melhorias em nossa metodologia de projeto e configuração experimental," acrescentou Ayala.

Computações neuromórfica e quântica

E o protótipo também não deixou dúvidas quanto à sua eficiência energética geral, quando se leva em conta a energia necessária para manter o circuito supercondutor resfriado a temperaturas bem perto do zero absoluto.

"O AQFP é um dispositivo eletrônico supercondutor, o que significa que precisamos de energia adicional para resfriar nossos chips da temperatura ambiente até 4,2 Kelvin [-268,95 ºC] para permitir que os AQFPs entrem no estado supercondutor. Mas, mesmo levando em consideração esse adicional de resfriamento, o AQFP ainda é cerca de 80 vezes mais eficiente em termos de energia quando comparado aos dispositivos eletrônicos semicondutores de última geração encontrados em chips de computador de alto desempenho disponíveis atualmente," anunciou Ayala.

Agora que a equipe provou o conceito dessa arquitetura de processador supercondutor, eles planejam otimizar o chip e determinar sua escalabilidade e a velocidade de processamento que pode ser alcançada com ele.

E, além de construir microprocessadores, a equipe está interessada em examinar como os AQFPs podem ajudar em outras plataformas de computação, como na computação neuromórfica para inteligência artificial e na computação quântica.

# data[].attributes.body
Processador anti-hacker

Uma nova arquitetura de processador de computador desenvolvida na Universidade de Michigan, nos EUA, promete nada menos do que lançar as bases de um futuro no qual os computadores se defendem proativamente contra ameaças, tornando obsoleto o atual modelo de segurança de encontrar bugs e lançar atualizações.

O novo chip, batizado de Morpheus, bloqueia possíveis ataques de hackers criptografando e reorganizando aleatoriamente bits chave de seu próprio código e de seus dados 20 vezes por segundo.

Isso é infinitamente mais rápido do que um hacker humano consegue trabalhar e milhares de vezes mais rápido do que as mais rápidas técnicas de hacking eletrônico.

"A abordagem atual de eliminar erros de segurança um por um é um jogo perdido. As pessoas estão constantemente escrevendo código e, tão logo há um novo código, haverá novos bugs e vulnerabilidades de segurança. Com o Morpheus, mesmo que um hacker encontre um bug, a informação necessária para explorá-lo desaparece 50 milissegundos depois. É talvez a coisa mais próxima de um sistema seguro à prova do que surgir no futuro," disse o professor Todd Austin.

Agitação e semântica indefinida

Em vez de usar software para corrigir vulnerabilidades de códigos conforme elas são descobertas, o processador Morpheus inclui a segurança em seu hardware. A constante aleatorização dos recursos críticos do programa, em um processo chamado "churn" (agitação ou rotatividade), torna as vulnerabilidades virtualmente impossíveis de serem identificadas e exploradas.

Ainda assim, a rotatividade dos dados e sua aleatorização feita pelo processador são transparentes para os desenvolvedores de software e os usuários finais. Isso porque o mecanismo se baseia na aleatorização de bits de dados conhecidos como "semântica indefinida", que se refere aos recantos e fendas obscuras da arquitetura de computação - por exemplo, a localização, formato e conteúdo do código de um programa é uma semântica indefinida.

A semântica indefinida faz parte do maquinário mais básico de um processador. Os programadores legítimos geralmente não interagem com ela, mas os hackers podem fazer engenharia reversa para descobrir vulnerabilidades e iniciar um ataque.

A taxa de "agitações" do chip pode ser ajustada para cima ou para baixo para encontrar o equilíbrio certo entre maximizar a segurança e minimizar o consumo de recursos. O professor Austin conta que a taxa de aleatorização de uma vez a cada 50 milissegundos foi escolhida para o processador de demonstração porque é milhares de vezes mais rápida do que as mais rápidas técnicas de hacking eletrônico, enquanto reduz o desempenho apenas em cerca de 1%. A arquitetura também inclui um detector de ataque que procura ameaças pendentes e aumenta a taxa de aleatorização se perceber que um ataque é iminente.

O chip de demonstração é um processador RISC-V - um design de chip comum, de código aberto, usado frequentemente para pesquisa. A equipe já está tentando comercializar a tecnologia.

# data[].attributes.headline
Outras partes importantes e interessantes em nossos computadores

# data[].attributes.subject
Outras partes importantes e interessantes em nossos computadores

# data[].attributes.body
Microchip sintetiza DNA para armazenar dados em alta densidade

Redação do Site Inovação Tecnológica - 09/12/2021

O chip é formado por poços onde moléculas individuais são crescidas sem defeitos para armazenar dados.
[Imagem: Sean McNeil/GTRI]

Cultivando a memória

Pesquisadores fizeram um avanço significativo no armazenamento de dados em moléculas de DNA ao construir um chip que irá automatizar a tarefa.

O microchip permite "cultivar" as moléculas de DNA em micropoços individuais, criando um meio de armazenamento de dados 3D de alta densidade a um custo ultrabaixo - e capaz de armazenar essas informações por centenas de anos, para arquivamento.

O armazenamento de dados em DNA usa as quatro bases que compõem o DNA biológico - adenina (A), timina (T), guanina (G) e citosina (C) - para armazenar dados de forma análoga aos zeros e uns da computação tradicional.

Contudo, essa técnica tem estado restrita a aplicações como cápsulas do tempo e nos primeiros experimentos do chamado "DNA das Coisas", mas há amplo interesse no DNA como meio de armazenamento para arquivos de dados massivos de modo mais seguro do que as atuais técnicas de gravação magnética.

O problema é que o processo de gravação é lento demais, produz muitos erros e está longe de ser automatizado.

É aí que entra o trabalho do consórcio SMASH (Hardware e Software de Arquivamento Molecular Escalonável), um projeto liderado pelo Instituto de Pesquisas Tecnológicas da Geórgia, nos EUA, para desenvolver técnicas escalonáveis de armazenamento de leitura e gravação baseadas em DNA.

Memória de DNA

Os primeiros resultados do projeto são microchips de prova de conceito, mas já fabricados em escala nanométrica, contendo matrizes de minúsculos poços, com algumas centenas de nanômetros de profundidade, a partir dos quais os filamentos de DNA crescem em um processo maciçamente paralelo e sem necessidade de intervenção humana.

Este primeiro protótipo tem cerca de 2,5 centímetros quadrados e inclui 10 bancos de micropoços onde o DNA é cultivado.

As versões futuras dos chips incluirão uma segunda camada de controles eletrônicos - fabricados em CMOS convencionais - que gerenciará o processo químico à medida que cada molécula individual de DNA é cultivada em cada um dos poços, uma base de cada vez.

Assim que a sequência de bases que armazena os dados for concluída, as fitas de DNA serão retiradas dos poços e secas para armazenamento de longo prazo.

Como cada base que armazena informações consiste em um pequeno número de átomos, a técnica permitirá que centenas de terabytes de informações - que hoje exigem vários discos rígidos - sejam armazenados em um único ponto de DNA. O objetivo da equipe é chegar à escala de exabytes de armazenamento - 1 exabyte equivale a 10¹⁸ bytes, deixando para trás os terabytes (10¹² bytes) e os petabytes (10¹⁵ bytes).

A equipe também já construiu uma plataforma para ler e gravar os dados nos chips.
[Imagem: Sean McNeil/GTRI]

Codec para ler DNA

Uma das desvantagens de armazenar dados no DNA é a taxa de erros muito alta - consideravelmente mais alta do que o tolerável para os discos rígidos magnéticos. A equipe também está trabalhando nisto, por meio de uma codificação das informações em DNA (um "codec") para identificar e corrigir os erros e proteger os dados armazenados.

"Estamos trabalhando com um monte de novas tecnologias e essas novas tecnologias têm taxas de erro mais altas do que as tecnologias de armazenamento tinham no passado," disse Adam Meier, membro da equipe. "Nosso objetivo é que este codec seja super robusto contra erros, capaz de funcionar com dispositivos que leem até 10% das bases de forma errada."

Conforme essas técnicas de correção de erros vão melhorando, elas também ficam mais "leves", exigindo a inserção de menos controles nos chips e acelerando ainda mais sua miniaturização.