# data[].attributes.body
김영미 선생님

# data[].attributes.body
물리 수학 공학

# data[].attributes.headline
3) 주제선택 이유(동기)

# data[].attributes.subject
3) 주제선택 이유(동기)

# data[].attributes.body
물리를 수학적으로 증명한 뉴턴에게서 영감을 받아, 알게 모르게 숨어있는 다양한 물리법칙과 물리량을 수학적으로 수치화하고 싶었다. 그 중 전자기와 관련된 물리량을 수학적으로 서술하고, 더 나아가 미래의 공학자로써 수행하는 활동들에 대해 객관성을 부여시키는 경험이 필요하다고 생각했다. 이 수행들을 하며 기존 교과과목에서 학습한 내용을 심화시키는 작업을 함으로써 확실하며 단단한 지식의 토대를 쌓을 것이다.

# data[].attributes.body
김영미 선생님

# data[].attributes.body
김영미 선생님

# data[].attributes.body
김영미 선생님

# data[].attributes.body
김영미 선생님

# data[].attributes.body
최인화

# data[].attributes.body
김영미 선생님

# data[].attributes.body
물리 수학 공학

# data[].attributes.headline
3) 주제선택 이유(동기)

# data[].attributes.subject
3) 주제선택 이유(동기)

# data[].attributes.body
전기는 현대 사회에 없어서는 안 될 필수 에너지이지만 그 현상이 눈에 보이지 않아 직관적으로 이해하기 어렵다. 그래서 보이지 않는 전기 현상을 전압, 전류, 저항 등의 전기적 물리량으로 수치화하여 이해해보고 싶어서 이 주제를 선택하였다. 또한 물리 교과에서 배운 개념들을 수학적 분석을 통해 심화시켜보고 싶었다

# data[].attributes.body
물리1. 화학1

# data[].attributes.body
수1+생명

# data[].attributes.body
수학 1 + 물리학 1 + 정보

# data[].attributes.body
영어

역사속 과학탐구

정보

# data[].attributes.headline
4) 1일차 탐구한 내용

# data[].attributes.subject
4) 1일차 탐구한 내용

# data[].attributes.body
옴의 법칙에 따르면 전압(V), 전류(I), 저항(R) 사이에는 V = IR이라는 관계가 성립하며 저항이 일정할 때 전압과 전류는 정비례한다. 이를 함수로 표현하면 일차함수의 형태를 가지며 전압-전류 그래프는 기울기가 일정한 직선이 된다. 이러한 선형 관계는 수학 II에서 배운 함수의 기울기 개념과 연결되며 전류가 일정하게 증가할 때 전압이 얼마나 변하는지를 수학적으로 이해하는 데 도움을 준다. 특히, 전력의 관계식 P = I^2R(P = IV)은 전류를 변수로 보았을 때 전력이 전류의 제곱에 비례해 증가하는 이차함수임을 보여준다. 이때 그래프는 위로 볼록한 포물선이며 전류가 두 배가 되면 전력은 네 배로 증가한다. 이때 중요한 개념은 수학 II에서 배운 이차함수의 도함수(기울기)를 활용한 해석으로 값이 증가함에 따라 순간 기울기 또한 커지기 때문에 전류가 조금만 증가해도 전력 손실은 훨씬 더 커진다는 사실을 예측할 수 있다. 이러한 수학적 관계를 통해 장거리 송전 시 전류를 줄이는 것이 열 손실을 줄이는 데 효과적임을 이해할 수 있었고, 이론과 현실이 수학적으로 긴밀하게 연결되어 있다는 점을 느낄 수 있었다.

# data[].attributes.body
김영미 선생님

# data[].attributes.body
수학 물리1 정보

# data[].attributes.headline
3) 주제선택 이유(동기)

# data[].attributes.subject
3) 주제선택 이유(동기)

# data[].attributes.headline
3) 주제선택 이유(동기)

# data[].attributes.subject
3) 주제선택 이유(동기)

# data[].attributes.body
차세대 반도체와 차세대 반도체가 필요한 이유인 실리콘의 한계에 대한 탐구조사를 스탭5에서 진행한 적이 있었었는데, 3D반도체 또한 차세대반도체라고 할 수 있는, 일반 반도체보다 발전되 형태이기에 3D반도체에도 흥미가 생겨 이에 대해 조사해보기로 결정하였습니다

# data[].attributes.headline
3) 주제선택 이유(동기)

# data[].attributes.subject
3) 주제선택 이유(동기)

# data[].attributes.body
텔로미어는 염색체 말단에 위치한 반복 DNA서열로 염색체 보호 역할을 하며 세포의 노화에 중요한 역할을 하는 부분이다. 이러한 텔로미어는 사람의 수명을 결정하는 역할을 하는데, 텔로미어의 길이가 점점 줄어들면서 인간의 수명을 줄이고 세포를 노화시킨다. 이처럼 노화의 중요한 열쇠인 텔로미어의 길이를 수학적으로 측정하고 노화가 진행되는 속도를 그래프나 지표 등을 통해 분석해 보면 노화에 대해 한층 더 깊게 알 수 있을 것 같아서 이를 주제로 선정하였다.

# data[].attributes.headline
3) 주제선택 이유(동기)

# data[].attributes.subject
3) 주제선택 이유(동기)

# data[].attributes.body
평소 3D 그래픽 렌더링 기술 중 하나로 광선이 물체와 상호작용하는 방식을 시뮬레이션하여 사실적인 이미지를 생성하는 그래픽 기술인 레이 트레이싱 기술에 대해 관심이 많았고 빛의 이동성에 대해 어떻게 작동하는 지에 대해 궁금증을 가지고 있었기에 이를 해결하기 위해 프로그래밍을 통해 시각적으로 명확히 나타내보고 싶었다.

# data[].attributes.headline
3) 주제선택 이유(동기)

# data[].attributes.subject
3) 주제선택 이유(동기)

# data[].attributes.body
선생님과 수업을 들으면서 부교재에 스포츠에 관한 이야기를 들어 흥미가 생겼고 내가 원하는 스포츠 물리치료사와 연관지을수 있을까라는 궁금증으로 찾아보다가 역사속 과학탐구에 대해 찾게되었고 물리치료 기기에서 볼수 있는 정보가 있어서 흥미를 가지게 되어 시작해 보았다

# data[].attributes.headline
3) 주제선택 이유(동기)

# data[].attributes.subject
3) 주제선택 이유(동기)

# data[].attributes.body
최근 몇 년간 국내외에서 해킹, 개인정보 유출 등 사이버 보안 사고가 빈번하게 발생해 정보보안의 중요성에 관심을 갖게 되었다. 특히 2019년 구글의 ‘양자우월성(Quantum Supremacy)’ 실험 성공 소식을 통해, 양자컴퓨터가 실제로 발전하고 있다는 사실을 알게 되었고, 이로 인해 현재 사용되는 암호체계가 무력화될 수 있다는 점에 놀랐다. 더불어 2024년에는 우리나라 주요 금융기관과 통신사가 서울-부산 구간에 양자암호통신 네트워크를 구축해 실제 금융거래 데이터 전송에 적용했다는 기사를 접하며 양자컴퓨터와 양자암호가 이미 현실로 다가왔음을 실감했다

이런 변화들을 계기로, 정보 교과에서 배운 RSA 암호는 실제 인터넷 뱅킹 등에서 개인정보를 지키는 데 쓰이고, 수학1의 지수·로그 함수는 RSA 암호가 쉽게 풀리지 않게 하는 원리로 활용된다는 점이 더욱 와닿았다. 또, 물리학1에서는 빛의 입자성, 에너지의 양자화, 그리고 전자의 위치와 운동량을 동시에 정확하게 알 수 없다는 ‘불확정성 원리’ 등 양자역학의 기초 개념을 배웠는데, 이러한 원리가 실제로 양자암호 기술의 기반이 된다는 점을 알게 되었다. 이렇게 각각의 교과 개념이 해킹이나 개인정보 유출 같은 실제 문제 해결에 직접 연결된다는 점이 매우 흥미로웠다. 이에 따라 “양자암호가 왜 더 안전한지, 어떤 원리로 기존 암호와 구별되는지”를 직접 탐구해보고 싶어 이 주제를 선정하게 되었다.

# data[].attributes.headline
3) 주제선택 이유(동기)

# data[].attributes.subject
3) 주제선택 이유(동기)

# data[].attributes.body
시험 방식이 서술형 평가 중심으로 바뀌면서

객관식 문제만 잘 푸는 것으로는 부족해지고 있어요.

# data[].attributes.body
윤리+일사

# data[].attributes.headline
4) 1일차 탐구한 내용

# data[].attributes.subject
4) 1일차 탐구한 내용

# data[].attributes.body
1800년대 옴이 전압이 저항, 전류에 비례한다는 정량적인 관계를 다양한 실험을 통해 발견하며 옴의 법칙 V=IR이라는 식은 전기공학의 핵심적인 관계식이 되었다. 과학의 개념에 큰 공헌을 세운 이 관계식을 더 심화적으로 분석하기 위하여 수학의 의미에서 나타내고자 하였다. 3개의 물리량 이 비례한다는 것은 3개의 물리량 중 2개 이상을 변수로 잡아 좌표평면에 그린다면, 특정한 비례관계가 나타나는 연속적인 함수가 나타난다는 것이다. 예를 들어 V를y축,I를x축,R을 고정된 상수(양수)로 나타낸다면 이것은 단순하게 일차함수로 나타낼 수 있으며 저항이 일정한 도선에 전류가 많이 흐를수록 전압이 증가한다는 것을 알 수 있다. 이 그래프는 일차함수이므로 I>=0 인 범위에서 그래프가 극솟값은 갖지만, 극댓값은 갖지 않는다는 것을 알 수 있다. 2번째로 전류와 저항2개를 다 각각의 변수로 둔다면 이것은 2차원의 좌표평면만으로는 나타낼 수 없으며, 3차원에서 나타내야 하는데, 중요한 것은 이 그래프의 기울기는 수2에서 배운 곱미분을 사용하여 구할 수 있다는 것이다. 2개의 변수에 대해 미분하였으므로, 한 변수와 전압 사이의 정확한 비례관계를 세울수 있다는 것은 불가능하다. 두 변수사이의 증가감소에 따라 기대되는 미분값이 달라지기 떄문이다. 마지막으로 손실전력을 구하는 식인 P=IR^2라는 식은 I를 상수(양수)로 보았을 때, 저항이 커질수록 손실전력은 그의 제곱만큼 커진다는 것을 알 수 있다. 이를 좌표평면에 나타낸다면, 연속하는 이차함수의 모양이 나오며R>=0의 범위에서 기울기가 양수, 즉 증가한다는 것을 알 수 있다. 이를 미분하면 P'=2RI로, R의 값이 커질수록, 그R값에 해당하는 점의 기울기도 커진다는 것을 알 수 있다.

# data[].attributes.headline
4) 1일차 탐구한 내용

# data[].attributes.subject
4) 1일차 탐구한 내용

# data[].attributes.headline
4) 1일차 탐구한 내용

# data[].attributes.subject
4) 1일차 탐구한 내용

# data[].attributes.body
1일차에는 탐구할 내용들에 대한 주요내용들에 대해 정리하고 시작하겠다.

1. 평면 반도체의 한계와 3D반도체 개발이유(극복한부분)

2. 3D반도체 사용분야

3. 반도체 공정에서 사용하는 주요 화학 반응(CVD, 식각 등)과 그 반응식과 조건

4. 3D반도체의 발전가능성과 미래사회에서의 필요성

으로 크게 3가지의 주제로 3D반도체에 대해 조사. 탐구하고 보고서를 작성할 것이다.

평면반도체(2D)의 한계는

1. 회로 선폭이 5nm이하로 가면서 양자터널링, 누설전류 증가, 발열증가 등의 물리적 문제 발생

2. 평면구조는 회로가 복잡해질수로 신호 이동거리 증가, 소모전력 증가, 발열 증가 등의 문제 발생

3. AI, 자율주행, 5G 등에서 매우 빠른 연산처리를 요구하기에 평면은 적합하지 않음

3D반도체로 극복한 부분은

1. 회로를 수직으로 쌓아 더이상 선폭을 줄이지 않아도 집적도를 높일 수 있게 됨

2. 연산, 저장기능을 수직 적층해(구조) 신호경로를 단축, 처리속도를 향상시킴 이로인해 이동경로(신호, 회로)가 최소화되어 전력효율이 향상됨

3. 수직적층으로 평면과 달리 면적의 증가없이 고밀도의 접적도를 구현

4. 연산과 저장이 가까워져 병목감소(병목 : 시스템에서 일부 속도가 느린부품이나 구간때문에 전체흐름이 느려져 성능이 저하되는것)

결론적으로. 3D반도체는 2D반도체에서 발생하는 누설전류, 면적 등의 한계와 거리당 신호거리,소모전력 증가등의 평면의 한계를 극복하고 전력과 속도 면에서 2D구조(현재사용되는 평면구조)보다 효율적인 해결책으로 개발되었다.

# data[].attributes.headline
4) 1일차 탐구한 내용

# data[].attributes.subject
4) 1일차 탐구한 내용

# data[].attributes.body
텔로미어의 개념과 기능을 알아보기 위해 <노화의 종말>이라는 책을 텔로미어가 언급된 부분을 읽고 개념과 기능, 그리고 그와 관련된 텔로머라제에 대해서도 알게 되었고, 지식백과와 위키백과 등을 참고하여 사고를 확장하고자 하였다. 또한 텔로미어가 위치한 곳이 염색체에서 어디인지 교과서에 DNA가 언급된 부분을 그림에서 그 위치를 알아보았다. 또한 텔로미어의 길이를 실제로 측정하는 방법으로는 real-time PCR과 텔로머라제 분석 등이 있으며 이를 예측하면 나이가 드는 시간도 어느 정도는 예측이 가능할 것이라는 생각을 하였다.

# data[].attributes.headline
4) 1일차 탐구한 내용

# data[].attributes.subject
4) 1일차 탐구한 내용

# data[].attributes.body
먼저 빛의 이동의 원리와 빛의 이중성에 대해 교과서와 인터넷 자료들을 통해 조사해보았다. 이에 대한 결과를 정리한 것은 다음과 같다.

빛은 에너지를 전달하는 전자기파로, 공기나 물, 유리 같은 매질을 통과하거나 진공에서도 이동할 수 있다. 빛은 한 매질 안에서는 직선 경로로 나아가는데, 이를 빛의 직진성이라 한다. 또한 빛은 물체의 경계면에서 반사되거나 굴절되는데, 반사는 빛이 거울 같은 경계면에 부딪혀 방향을 바꿔 다시 나아가는 현상이며, 입사각과 반사각이 같다는 특징이 있다. 굴절은 빛이 서로 다른 매질로 들어갈 때 속도가 달라지면서 진행 방향이 꺾이는 현상으로, 공기에서 물로 들어갈 때 빨대가 꺾여 보이는 것이 대표적인 예시다.

빛의 속도는 진공에서 약 3×10⁸ m/s로 가장 빠르지만, 매질에 따라 속도가 느려지며 이를 굴절률로 나타낸다. 빛은 이처럼 파동의 성질과 입자의 성질을 동시에 가진다. 파동으로서 빛은 회절과 간섭, 편광 현상을 보인다. 예를 들어 두 개의 좁은 틈을 통과한 빛이 간섭 무늬를 만드는 현상은 빛이 파동이라는 사실을 보여준다. 반면 빛은 입자처럼도 행동하는데, 광전 효과가 대표적이다. 이는 빛이 금속 표면에 닿아 전자를 튕겨내는 현상으로, 빛이 연속적인 파동이 아니라 작은 에너지 덩어리(광자)로 작용한다는 것을 증명한다.

# data[].attributes.headline
4) 1일차 탐구한 내용

# data[].attributes.subject
4) 1일차 탐구한 내용

# data[].attributes.body
영어 부교재 부분의 UNIT06-06 '스포츠 웹 사이트의 빠른 성장' 파트를 분석해 보고 이 내용 안에서의 기구들 사용법과 기구들을 만들수 있는 방법을 정보에서 찾아보아 사람들의 신체 데이터 기반에 따라 기구 사용법과 여러 기구들이 사용되는것을 알게 되었다. 또한 인체에 대한 역사속 과학 데이터 기반의 영향력이 얼마나 많은지 옛날에는 어떤 데이터를 기반으로 사용되었는지 교과서와 여러 매체들을 통해 알아보며 비교해 보았다

# data[].attributes.headline
4) 1일차 탐구한 내용

# data[].attributes.subject
4) 1일차 탐구한 내용

# data[].attributes.body
RSA 암호는 “두 개의 매우 큰 소수”를 곱해 만든 수를 이용해 암호화와 복호화가 이뤄진다. 이때 암호화는 지수함수를 사용하고, 복호화(즉, 암호 해독)는 역연산인 로그함수와 소인수분해 문제에 해당된다. 예를 들어, 두 개의 소수를 곱해 만든 수가 공개되어도, 이 값을 다시 소인수분해하는 것은 현재의 컴퓨터로는 현실적으로 매우 어렵기 때문에 보안이 유지된다. 수학1에서 배우는 지수와 로그 함수의 성질(지수 계산은 쉽고, 로그 연산은 어렵다)이 이 원리의 기초다. 즉, 암호를 걸 때는 매우 빠르게 처리가 가능하지만, 이를 푸는 과정은 컴퓨터가 수십억 년이 걸릴 만큼 시간이 오래 걸린다.

한계는 양자컴퓨터의 등장이 대표적이다. 양자컴퓨터는 고전 컴퓨터보다 훨씬 빠르게 소인수분해를 할 수 있는 ‘쇼어(Shor) 알고리즘’을 사용할 수 있다. 이 때문에 기존 공개키 암호(RSA 등)는 더 이상 안전하지 않을 수 있다는 경고가 공식적으로 제기되고 있다. 다시 말해, 고전 암호는 계산이 어려운 수학적 문제(특히 로그와 소인수분해)에만 의존하기 때문에, 기술의 발전으로 계산 능력이 커지면 한순간에 무너질 위험이 있다.

-

양자암호는 양자역학, 즉 빛이나 전자의 특이한 물리적 성질을 이용하는 암호 기술이다. 대표적인 원리가 ‘양자키분배(QKD)’로, 여기서 핵심은 양자의 “측정 불가침성(누군가 측정하면 상태가 변함)”과 “복사 불가능성”이다. 예를 들어, 빛(광자)에 정보를 실어서 보내면, 이 빛을 누가 중간에서 훔쳐보려고 측정하면, 그 즉시 빛의 상태가 변한다. 그래서 송신자와 수신자는 누군가 정보를 훔치려 했다는 사실을 즉시 알 수 있다.

대표적인 프로토콜로 ‘BB84’ 방식이 있다. BB84에서는 편광된 광자(빛의 방향이 특정하게 정해진 것)를 이용해 무작위 암호키를 주고받는다. 만약 도청자가 끼어들면, 수신자가 관측하는 값에 오류가 생기기 때문에 도청 여부를 바로 알아챌 수 있다.

이러한 원리 때문에 양자암호는 “물리 법칙에 의해” 원천적으로 해킹이나 도청을 방지할 수 있으며, 기존 수학적 암호보다 본질적으로 더 강력하다고 평가받는다.

# data[].attributes.headline
4) 1일차 탐구한 내용

# data[].attributes.subject
4) 1일차 탐구한 내용

# data[].attributes.body
디지털시대의 윤리적 문제점으로 대두되고 있는 것이 무엇인지 알기 위해 정보시간에 배운 다양한 인공지능 기술들을 다양하게 알아보고, 여기서 제기될 수 있는 문제점을 다룬 국어 지문을 활용하여 사고를 확장하고자 노력하였다. 나의 탐구의 방향이 어떻게 진행되는 것이 맞는지에 대해 조언을 줄 수 있는 "빅데이터", "디지털 기술의 길" 등등의 도서를 검색하였으며 이 중에서 "빅데이터"라는 도서를 학교 도서관에서 대출하여 정독하고 내용을 정리하는 중이다.

# data[].attributes.headline
5) 2일차 탐구한 내용

# data[].attributes.subject
5) 2일차 탐구한 내용

# data[].attributes.headline
5) 2일차 탐구한 내용

# data[].attributes.subject
5) 2일차 탐구한 내용

# data[].attributes.body
3D반도체의 사용분야, 사용처와 그 이유에 대해 탐구했다.

사용처

1. AI서버 및 고성능 컴뷰팅 - CPU, GPU, 메모리 등을 수직적층해 데이터 이동거리 단축, 속도 상승. 고대역폭 메모리 사용으로 AI모델 학습 및 추론속도 대폭 증가

2. 스마트폰, 태블릿 - 3D NAND 사용(2D보다 집적도. 영량. 내구성. 전력면에서 더 뛰어나다)으로 저장용량은 높이고 전력사용량은 줄이기 때문(효율 상승), 기기 소형화

3. 자율주행차 - 실시간 고속연산을 위해 센서신호를 빠르게 처리가능한 3D반도체 사용. 발열문제 최소화 가능

4. 5G/6G 통신장비 - 통신 기지국 등은 실시간 데이터 처리량이 크기에 속도가 빠른 3D반도체가 유리. 또한 3D로 신호지연을 최소화.

5. 항공우주 및 국방 - 우주환경에선 공간과 에너지 제약 심하기에 공간효율, 내열성을 위해 3D 반도체 사용

현재 해결하기 위해 노력중인 문제 : 3D반도체의 열전달 문제.

3D반도체에서 열 문제는 발열이 아닌 구조에서 생기는 문제이다. 3D 적층 공정은 여러개의 반도체 칩을 수직으로 쌓는 구조이기에 고성능과 고집적이 가능하지만 열전달이 어려운 환경이 발생한다.

1. 2D반도체는 열이 칩표면으로 전달되어 빠르게 방출되지만 3D구조에서는 내부칩은 외부로 열을 방출하기 위해서는 위나 아래의 다른 칩을 거쳐야 한다. 때문에 열 흐름이 느려진다

2. 열 전달 경로에 절연을 위해 넣은 Si02,Pl 등에 의해 열 흐름이 막혀 내부에 열이 축적되기 때문. 칩 사이사이의 연결경로 외에는 대부분 절연재료로 채워져 있기에 열의 흐름이 막힌다.

3. 수직적층구조이기에 수직으로 많은 회로를 쌓을 때 한 공간에 많은 열원이 생긴다. 그러면 단위면적당 열 발생량이 증가해 칩의 일부 온도가 급상승해 성능이 저하되거나 고장이 발생하기 쉬워진다.

현재 3D반도체는 그 장점으로인해 여러곳에 사용되고 있지만 이러한 단점들로 제약이 생겨있는 상태이다. 이를 해결하기 위해 많은 과학자들이 노력중이기에 언젠가 해결될 것이라고 보이지만, 그것이 해결되기 전까지는 열 전달 문제로 인해 칩 내부온도 상승, 성능 저하 등으로 집적도 제한과 같은 제약이 발생해 적층하는 층수가 제한되고 추가적인 냉각장치가 필요한 등의 조건이 필요할 것이기에 이러한 한계들을 해결할 필요가 있다.

# data[].attributes.headline
5) 2일차 탐구한 내용

# data[].attributes.subject
5) 2일차 탐구한 내용

# data[].attributes.body
텔로미어 길이와 나이, 수명 사이의 관계에 대한 궁금증을 바탕으로 데이터를 조사하였다. 다양한 자료에서 얻은 값을 표로 정리하고, 그래프로 나타내며 변수 간의 관계를 시각적으로 분석해 보았다. 그래프의 형태를 통해 텔로미어가 일정하게 줄어드는지, 점점 느려지는지를 살펴보았고, 어떤 수학적 식이 이를 잘 설명할지 탐구하였다.

# data[].attributes.headline
5) 2일차 탐구한 내용

# data[].attributes.subject
5) 2일차 탐구한 내용

# data[].attributes.body
빛의 이동을 수학적으로 나타내기 위해 dbpia를 활용하여 '3D 환경 내 빛의 굴절과 반사 구현에 관하여(강신동, 설진석, 홍철주 {연세대학교 컴퓨터과학과})'라는 논문을 참고해 탐구하였다. 결과는 다음과 같다.

빛의 이동은 서로 다른 매질의 경계에서 굴절과 반사를 거치며 진행 방향이 바뀌는 현상으로 설명할 수 있다. 이를 수학적으로 표현하기 위해서는 물리학의 스넬의 법칙(Snell’s Law)을 활용하여 빛의 진행 경로를 벡터로 나타낸다. 빛이 매질의 경계에 도달하면 입사광의 방향벡터와 표면의 법선 벡터, 그리고 두 매질의 굴절률을 이용해 굴절각을 계산하고 굴절광의 새로운 방향을 구한다.

특히 백색광처럼 여러 파장의 빛이 섞여 있을 경우 분산(Dispersion) 현상을 반영하여 파장별 굴절률 변화를 고려해야 한다. 이를 위해 Cauchy의 방정식 등을 사용해 파장에 따른 굴절률을 계산한다. 이렇게 얻은 굴절률로 각 파장의 광선이 어떻게 꺾이는지를 반복적으로 계산하여 무지개 효과나 다이아몬드 내부의 전반사처럼 복잡한 빛의 현상을 구현한다.

빛의 이동 시뮬레이션은 광선이 시작점과 방향벡터, 파장 정보를 가지고 매질 경계를 만날 때마다 굴절과 반사를 연산하는 ray tracing 방식으로 수행한다. 이 과정을 통해 3D 환경 내에서 현실과 유사한 빛의 거동을 계산하고 표현할 수 있다.

스넬의 법칙

n₁sinθ₁=n₂​sinθ₂

굴절각의 계산

사진1에 첨부

3D에서의 굴절 벡터

사진2에 첨부

파장에 따른 굴절률(Cauchy's 방정식의 예)

사진3에 첨부

# data[].attributes.headline
5) 2일차 탐구한 내용

# data[].attributes.subject
5) 2일차 탐구한 내용

# data[].attributes.body
물리치료와 스포츠 치료 기구들이 우리 일살 생활에서 사용되는 범위가 점점 넓어지는 것을 알려주고 있다. 또한 물리치료사의 범위들이 넓어지는 것을 설명해주고 있다.

# data[].attributes.attachment_link.title
대한물리치료사협회 경상북도회, 전국 초ㆍ중ㆍ고 육상대회 성공 측면 지원 호평

# data[].attributes.attachment_link.description
지난 11일 예천스타티움에서 개막한 ‘제51회 춘계 전국 중ㆍ고등학교 육상경기대회 겸 제10회 전국 초등학교 육상경기대회’가 15일 성황리에 막을 내린 가운데 물리치료사들이 자원봉사로 힘을 보탰다.이번 대회는 전국 모임ㆍ행사 방역지침 의무화 조치 해제 이후 예천군에서 처음 개최되는 전국 단위 대규모 육상대회로 4000여명 선수와 임원이 참가했다.특히 이번 대회에서는 대한물리치료사협회 경북도회(회장 박종덕) 소속 물리치료사 16명이 출전 선수 및 관계자들을 위한 테이핑과 마사지적 접근, 운동처방, 근골격계 질환 예방과 전반적 건강관리

# data[].attributes.headline
5) 2일차 탐구한 내용

# data[].attributes.subject
5) 2일차 탐구한 내용

# data[].attributes.body
2일차 탐구에서, 병렬로 연결한 전기회로에서 걸리는 각 저항에 대한 물리량을 바탕으로 수학적 그래프를 그리는 것을 목표로 하였다. 먼저 직렬연결의 전기회로의 경우를 간단히 설명하자면, 전류가 한 도선으로밖에 흐르지 않으므로 각 저항에 옴의 법칙을 만족하는 세기의 전압이 걸리게 된다. 하지만 병렬연결의 전기회로같은 경우, 여러갈래로 흐르는 파이프와 같이 여러 도선에 흐르는 전류는 갈라져 흐르며, 모든 저항에 같은 전압이 걸린다. 이 원리를 바탕으로 회로 전체의 저항을 구하는 식은 1/R 합=1/R1+1/R2+`````````1/RN이다. 탐구한 지식으로, 병렬회로에서 저항과 관련된 물리량이 주어졌을때, 이를 수학적 차원에서 해석할 수 있는 방법을 생각해보았다. 첫번째로 극한에 관한 것인데, 병렬회로에서 병렬로 연결된 도선이 많아질 수록 회로 전체 저항은 감소하는 것을 알 수 있다. 따라서 병렬로 연결된 저의 수를 극한으로 늘렸을때, 전체 저항을 0으로 가깝게 만들 수 있다는 것이다. 극한의 개념을 사용하여 저항의 개수가 많아짐에따라 전체저항이 어떻게 변화하는지 알 수 있는 부분이었다. 2번째로, 저항이 하나 추가되었을때에 따른 전체 저항의 변화율을 추론함으로써 물리량을 평균변화율, 더 나아가 미분과 유리함수의 관점에서 보았다. 예를들어 설명하자면, 1/R합=1/R1+1R2, 즉 2개의 병렬 저항이 있을 때, 저항R3이 추가됨에 따라(x값의 변화량) 기대되는 전체저항의 변화량(y값의 변화량)의 관계를 탐구하였다. 임의의 물리량을 다양하게 넣어봄으로써 저항을 더 많이 추가할수록 전체저항은 감소하지만(앞서 언급된 사실), 그 감소의 폭은 점점 줄어든다는 것을 알 수 있었다. 따라서 저항의 수를 x축,전체저항을y축으로 두었을때 그려지는 그래프를 x에 대해 미분하면, x값이 커질수록 미분값은 음수에서 0으로 수렴하는 그래프가 나온다는 것을 알게되었다. 또한 저항이 늘어날수록 전체저항은 감소하며 그 감소의 폭이 점점 작아진다는 것에서, 유리함수와의 연관성을 느꼈는데, 양의 실수범위에서 유리함수를 미분하면 x값이 증가했을때 기울기는 음수이지만, 점점0에 가까워진다는 것을 알게되었다. 유리함수의 미분을 물리의 저항과 관련지어 심화적으로 이해하게되었다.

# data[].attributes.headline
5) 2일차 탐구한 내용

# data[].attributes.subject
5) 2일차 탐구한 내용

# data[].attributes.body
대표적 양자암호 프로토콜(BB84 등)의 구조와 특징

양자암호에서 가장 널리 쓰이는 키분배 프로토콜은 1984년 영국의 베넷(Charles Bennett)과 브라사드(Gilles Brassard)가 제안한 BB84 프로토콜이다.

BB84 프로토콜은 빛(광자)의 편광 상태를 이용해 무작위로 암호키를 생성하고 공유하는 방식이다. 이 프로토콜에서 송신자는 두 가지 서로 다른 기준(예를 들어, 수직/수평과 대각선 두 쌍) 중 하나를 무작위로 선택하여 광자를 보낸다. 수신자 역시 어떤 기준으로 측정할지 무작위로 선택한다. 송신자와 수신자가 같은 기준을 선택한 경우에만 측정 결과를 공유하고, 나머지는 버린다. 이 과정을 반복하면 두 사람만이 아는 비밀 암호키가 만들어진다.

BB84의 핵심 특징은 도청자(해커)가 정보를 중간에 훔치려고 측정하면, 양자역학의 원리상 빛의 상태가 바뀌어 에러가 생긴다는 점이다. 이 때문에 송신자와 수신자는 도청이 시도되었는지를 바로 알 수 있고, 보안성이 극대화된다. 또한 BB84 방식은 이론적으로 완전한 보안을 보장하며, 실제 상용화된 대부분의 양자암호 장비가 이 방식을 채택하고 있다.

—

국내외 실용화 사례(서울-부산 양자암호통신망, 주요 금융기관 적용 등)

양자암호통신은 이미 다양한 국가에서 실제 통신망과 금융 서비스에 적용되고 있다.

국내에서는 2024년 SK텔레콤, KT 등 주요 통신사와 금융기관이 참여하여 서울-부산 구간(약 500km)에 양자암호통신 네트워크를 구축하였다. 이 네트워크는 실시간 금융 거래 데이터와 고객 정보를 양자키분배 방식으로 암호화하여, 해킹이나 도청을 원천적으로 차단하는 데 활용되고 있다. 실제로 이 구간을 통해 처리되는 금융 거래 데이터의 보안 수준이 기존 암호 방식보다 한층 강화되었다고 평가받는다.

해외에서는 2016년 중국이 세계 최초로 양자통신 위성(‘묵자’호, Micius Satellite)을 발사해, 베이징과 상하이 등 도시 간 2,000km가 넘는 장거리 양자키분배 실험에 성공했다. 이외에도 미국, 유럽, 일본 등에서도 국가 차원에서 양자암호 인프라 구축과 실용화 연구가 활발하게 이뤄지고 있다.

특히 스위스, 오스트리아 등에서는 정부기관, 군, 금융권 등에서 이미 양자암호를 적용한 통신망이 실전에서 운영 중이다.

이처럼 BB84 프로토콜 등 양자암호 기술은 실제 통신, 금융, 국가 인프라에 단계적으로 적용되고 있으며, 미래 보안의 핵심 기술로 자리잡고 있다.

# data[].attributes.headline
6) 3일차 탐구한 내용

# data[].attributes.subject
6) 3일차 탐구한 내용

# data[].attributes.headline
6) 3일차 탐구한 내용

# data[].attributes.subject
6) 3일차 탐구한 내용

# data[].attributes.body
3D반도체 공정에서도 다른 반도체와 마찬가지로 여러 화학적 공정이 중요한 역할을 한다. 3D반도체에서는 CVD, 습식/건식 식간, 박막 형성, 산화.도핑 등 여러 화학공정들이 쓰인다 주요 공정들을 화학반응식으로 표현하고 그 효과와 조건을 포함하며

1. 절연막, 박막 절연층 형성을 위한 CVD로 화학식은, SiH₄ (기체) + O₂ → SiO₂ (고체) + 2H₂ 이며 .300~500도(섭씨) 라는 조건에서 진행되는 화학공정이다.(LPCVD(낮은 압력에서 열(thermal energy)만으로 화학 반응을 유도) or PECVD(플라즈마를 이용해 반응을 촉진 (저온 가능)한다. 이 화학공정으로 고르게 얇은 절연막.보호막을 형성하여 누설전류 차단, 회로 분리, 층간 절연, 패시베이션에 사용한다

2. 게이트 전극, TSV내부채움을 위한 Si 박막 증착으로, 화학식은 SiH₄ → Si (고체) + 2H₂ 이며 LPCVD여야하고 게이트전극, TSV 내부 채움 등에 사용하여 정밀한 전극구조를 구현한다.

3. 게이트 산화막, 절연층 형성을 위한 산화공정(열산화)으로 Si + O₂ → Si + O₂ → SiO₂
Si + H₂O → SiO₂ + H₂₂ 이며 800~1100도(섭씨)이며 LPCVD여야 한다. 이 화학반응의 영향으로 산화막을 형성해 회로가 절연되고 전류 누설방지, 정전기 보호의 효과를 얻는다

4. 절연막 제거, 패턴 형성을 위한 화학공정으로 습식식각을 위해 쓰이는 화학식은 SiO₂ + 6HF → H₂SiF₆ + 2H₂O 이며 상온 ~ 50도(섭씨)이면서 HF 수용액를 사용해야 한다. 이 화학반응으로 매우 정밀한 미세패턴 형성이 가능해지고 수직벽면구조, FinFET, GAA 등의 구조 구현에 필수적이 화학반응식이다.

5. 미세구조 형성, 수직 식각을 위한 화학공정으로 건식식각을 위해 쓰이는 화학식은 Si + F₂ (또는 CF₄ 플라즈마) → SiF₄ (기체) 이며 플라즈마 상태이면서 저압, 진공상태여야 한다. SiO₂ 등의 불필요한 절연층을 제거하고 층간 접속 및 패턴형성에 활용한다.

논문 https://pubs.rsc.org/en/content/articlehtml/2025/na/d4na00784k를 참고하여 작성했다.(대만 신주의 국립 양밍 교통대학교 전자및컴퓨터공학대학 광전자학과와 대만 타이베이의 폭스콘 리서치 반도체 연구센터와 대만 가오슝의 국립 중산대학교 고급 반도체 패키징 및 테스트 연구소, 대만 신주의 국립 양밍 교통대학교 전자공학 연구소가 참여)

# data[].attributes.attachment_link.title
Advances in core technologies for semiconductor manufacturing: applications and challenges of atomic layer etching, neutral beam etching and atomic la ... - Nanoscale Advances (RSC Publishing) DOI:10.1039/D4NA00784K

# data[].attributes.attachment_link.description
DOI: 10.1039/D4NA00784K
(Review Article)
Nanoscale Adv., 2025, 7, 2796-2817Received 19th September 2024 , Accepted 7th February 2025First published on 11th April 2025AbstractThis article comprehensively reviews the technological advancements, emerging materials, processing techniques adopted (atomic layer deposition, atomic layer etching, and neutral beam etching), geometric influences, and fabrication challenges in the development of advanced semiconductor devices. These technologies are recognized for their precision at the atomic scale and are crucial in fabricating next-generation silicon photonics optoelectronic devices. They also play an important role in the development of RF/power third-generation compound semiconductors and advanced semiconductor devices. Atomic layer deposition (ALD) offers superior control over thin film growth, ensuring uniformity and material conformity. Atomic layer etching (ALE) enables precise layer-by-layer material removal, making it ideal for high-aspect-ratio structures. Neutral beam etching (NBE) minimizes surface damage, a key factor in maintaining device reliability, particularly for GaN-based semiconductors. This article also assesses the role of these technologies in enhancing semiconductor device performance, with a focus on overcoming the limitations of traditional methods. The combined application of ALD, ALE, and NBE technologies is driving innovations in advanced semiconductor fabrication, making these processes indispensable for advancements in areas such as micro-LEDs, optical communication, and high-frequency, high-power electronic devices. 1. Introduction With the rapid growth of the semiconductor industry, Moore’s law has become a core guiding principle for the continuous advancement of electronic devices. Moore’s law predicts that the number of transistors will double every two years, a trend that is driving the continued reduction in device and circuit size. As the size of semiconductor devices shrinks further, the complexity and accuracy of the manufacturing process increase dramatically, requiring the introduction of ultra-precision and ultra-fine technologies into the semiconductor process to ensure device performance and reliability. Among these technologies, etching and deposition are particularly crucial as they form the foundation for achieving high-performance semiconductor devices. They play an essential role in enabling device miniaturization and increasing functional density. Fig. 1 illustrates the trend in semiconductor manufacturing technology from 2000 to 2035, reflecting advancements beyond Moore’s law and incorporating more-than-Moore principles.1 As transistor technology to Integrated Circuit (IC) evolves, we can see a progression from scale devices and wires to scale basic logic units to scale system functions. Early developments in transistor technology, such as geometric scaling at the 90 nm node, included introducing strained Si and using copper (Cu) for back-end-of-line (BEOL) interconnections.2–4 Over time, technological advances drove transistors to 40 nm and 28 nm nodes, when the use of high-k gate dielectrics and metal gate technologies appeared, marking the era of equivalent scaling. With the further development of process technology, from 20 nm to 7 nm, transistor technology entered the era of heterogeneous scaling (post-Moore scaling),5 which included the widespread use of fin field-effect transistors (FinFETs).6,7 FinFETs provide superior channel control due to their three-dimensional structure, which allows the gate to surround the channel on multiple sides, enhancing gate control and reducing short-channel effects. In recent years, the introduction of gate-all-around (GAA) transistors, an advanced technology, has further shrunk device size and provided better control of short-channel effects, reduced leakage current, and enhanced switching performance.8 As technology nodes advance to 5 nm and beyond, innovations such as GAA transistors provide better control of short-channel effects, reduced leakage, and enhanced performance.7 Future scaling is expected to incorporate compound field-effect transistors (CFETs), 2D semiconductors, and hybrid integration, which not only sustain Moore’s law but also expand into more-than-Moore functionalities, such as photonic integration, quantum technologies, and neuromorphic computing.1,9–13 These advancements heavily rely on nanoscale etching and deposition processes, such as atomic layer deposition (ALD), atomic layer etching (ALE), and neutral beam etching (NBE), which are critical in achieving the precision and performance required for next-generation devices. This article shows how these advanced techniques drive semiconductor fabrication, supporting continued progress and enabling breakthroughs beyond Moore’s law. Fig. 1 Evolution of transistor density and gate length in ICs.1 2. Etching techniques 2.1 Definition and background The etching process involves removing a material from a surface through chemical or physical methods, which typically plays a key role in semiconductor manufacturing. Precise control of this process, including major factors such as etch depth, etch profile, surface roughness, and uniformity, is critical to ensuring the performance and reliability of micro- and nanoelectronic devices. Wet etching, which utilizes a chemical reaction in a bath environment, is known for its low cost, ease of implementation, and high material selectivity. Conversely, dry etching is performed through physical and chemical reactions in a vacuum chamber, providing greater precision depth control, profile selectivity, and the ability to define critical feature dimensions. However, in addition to their respective advantages, each method has its disadvantages that must be considered, as shown in Table 1.9,10 A solid understanding of these fundamental etching techniques provides the foundation for exploring the latest advancements in etching technology. Continuous innovation in these methods is critical to meet the changing needs of modern semiconductor applications.Table 1 Comparison of wet and dry etching techniquesa9,10 Wet etching Dry etching a PR = Photo resist. Method Chemical reaction Physical/chemical reaction Conditions Atmosphere, bath Vacuum chamber Advantage (1) Low cost (1) Deep etching range (2) Easy implementation (2) Higher etching rates (3) High selectivity for most materials (3) Can be easily automated (4) Capable of defining small feature size (<100 nm) Disadvantage (1) Inadequate for defining feature size < 1 μm (1) Poor selectivity (2) Causes wafer contamination (2) Low throughput (3) Difficult to maintain a constant etch rate (3) Usage of toxic and corrosive gases (4) Leads to some adverse chemical effects (4) Potential radiation damage Directionality Isotropic (except crystalline materials) Typically anisotropic Etching direction Table 2 highlights the major etching parameters and process considerations essential for optimizing etching techniques in semiconductor manufacturing.11,12 To achieve precise control, high selectivity, and consistent etch rates, it is important to understand the root cause of each parameter as they directly impact product performance. By addressing these key aspects, manufacturers can achieve better process stability and improve the quality of the final products. Table 2 Etching parameters and process considerations11,12 Parameter Description Impact Etching rate The speed at which the material is removed Increased rates boost efficiency but can lead to rough surfaces and structural damage Etching rate nonuniformity Consistency of the etch rate across the wafer Uniformity is influenced by plasma power, gas flow, temperature, and pressure Selectivity The ratio of etching rates between different materials Ensures precise removal of targeted materials without affecting adjacent layers Critical dimensions Shape and smoothness of etched features Influenced by the balance between etching and passivation cycles Aspect ratio dependent etching (ARDE) Variation in etch rates for structures with different aspect ratios Proper management ensures uniform etching in high aspect ratio structures In Si-based CMOS, GaN-based, and SiC-based devices, dry etching techniques are crucial for creating high-precision structures and ensuring the reliability and performance of transistors in dense, highly integrated circuits. Si-based CMOS uses dry etching to achieve high aspect ratios and fine line patterns, while GaN and SiC-based devices depend on these techniques to produce precise features and smooth surfaces.13 In contrast, wet etching is primarily used in these applications for surface treatment and defect characterization, offering advantages such as high selectivity and low damage.14 2.2 Overview of etching techniques Etching techniques can be typically classified into wet etching and dry etching, each with specific methods and applications, as shown in Fig. 2. Wet etching involves the use of liquid chemicals to remove materials from the wafer surface. It can be further divided into several sub-techniques. Chemical etching is the most traditional form of wet etching, where a chemical solution is used to dissolve specific materials. Defect-selective etching is used to selectively etch materials based on their defect densities, allowing for targeted removal of defective areas.15 Aqueous etchants are commonly used in chemical etching for their ability to dissolve specific materials in a water-based solution, making them easy to handle and environmentally friendly.16 These methods are often favored for their simplicity and low cost, but they can lead to lattice orientation selectivity and uniformity issues. Electrochemical etching involves using an electrical current to drive the etching process in an electrolyte solution, allowing for more precise control over the etching process. Within electrochemical etching, there are specific techniques such as electroless etching, which does not require an external power source and relies on self-sustaining chemical reactions once initiated,17 and anodic etching, which uses a positive voltage to drive the etching process and is useful for creating porous structures in materials such as silicon.18 Another variant is photoelectrochemical (PEC) etching, which uses light to enhance the electrochemical etching process, offering precise etching in compound semiconductors.19 Dry etching, on the other hand, uses gases or plasma to remove a material from the wafer. It is highly precise and suitable for defining very small feature sizes. There are several types of dry etching techniques, which are described below. First, physical etching methods, such as electron beam etching and ion beam etching, use focused beams to etch materials at the nanoscale. Electron beam etching offers high precision and is used in advanced nanofabrication,20 while ion beam etching is effective for achieving high aspect ratio structures.21 The other method uses laser etching during the process.22 Reactive ion etching (RIE) combines physical sputtering and chemical reactions to achieve precise etching and is widely used in microelectronics for creating high-aspect-ratio feature sizes.23 Plasma etching uses plasma to generate reactive species that etch the material and is effective for pattern transfer and surface modification.24 In recent years, advanced techniques such as ALE and NBE have also emerged. ALE alternates between adsorption and reaction steps to remove the material one atomic layer at a time and involves lasers to ablate the material from the wafer and can be used for both macro- and micro-scale etching.25 Third, chemical etching in the dry category involves the use of reactive gases, such as inductively coupled plasma (ICP) etching uses a plasma generated by inductive coupling to etch materials, providing high etch rates and good control providing exceptional precision,26 while NBE uses neutral beams to avoid charge build-up and photon-radiation damage typically caused by plasma etching, making it ideal for ultra-high-density integrated circuits.27 These different etching techniques offer unique advantages and challenges and are essential for semiconductor device manufacturing, as they enable precise atomic-level depth control and minimal surface damage necessary for critical dimension electronics. Fig. 2 Classification of thin film etching techniques. 2.3 Advanced dry etching techniques ALE and NBE are essential for a wide range of advanced semiconductor applications, including high-density integrated circuits, 3D NAND flash memory, advanced logic devices such as FinFETs and GAA FETs, high-frequency and power devices such as GaN HEMTs and SiC MOSFETs, and optoelectronic devices such as VCSELs and photodetectors. Both ALE and NBE provide excellent control over the etching process, allowing for atomic-level precision. For fabricating devices with nanoscale features, these techniques are becoming increasingly common in advanced semiconductor applications. The ability to remove material layer by layer (in the case of ALE) or to etch with low damage (in the case of NBE) sets these techniques apart from traditional dry etching methods. ALE operates through a series of self-limiting reactions, ensuring that each cycle removes only a single atomic layer of material. This minimizes the risk of over-etching and reduces surface roughness, which is essential for maintaining the integrity of fine features. NBE uses neutralized particles to avoid the charging and radiation damage typically associated with ion beams, making it suitable for etching delicate structures without compromising their functionality.The capabilities of ALE and NBE are particularly beneficial for producing advanced semiconductor devices such as FinFETs,28 3D NAND flash memory,29 and other high-performance integrated circuits. With the development of CMOS technology, the reliability issues of advanced CMOS technology are becoming more challenging and complicated, especially for the 5 nm node and beyond. As critical dimensions continue to shrink, the electrical characteristics of devices are increasingly sensitive to variations in feature sizes. Even slight deviations in etch depth or profile can lead to significant changes in device performance, such as threshold voltage shifts, increased leakage currents, and reduced drive currents. GAA transistor structures and advanced etching techniques are required to achieve precise control over the lateral and vertical dimensions of the channels. Fig. 3 illustrates lateral and vertical GAA structures.30,31 In etching 20 nm linewidth of SiGe/Si structures, parameters such as pressure and power significantly influence the etch rate, selectivity, and morphology. Higher pressure and power improve the etch rate and profile definition, but excessive values can lead to inconsistencies in depth and uniformity. Therefore, precise control of these parameters is essential for achieving the accuracy required in advanced semiconductor devices such as GAA transistors. These devices require extremely fine feature sizes and precise control over the etching process, which can be effectively achieved using ALE and NBE. As semiconductor technology advances, new materials and increasingly complex structures are being introduced. ALE and NBE adapt to these changes, providing the flexibility needed to etch a variety of materials with different properties. These methods are all for the continued and sustained advancement of semiconductor technology. Fig. 3 Diagram of lateral SiGe/Si GAA transistors: (a) relationship between etching selectivity and etching rate at different pressures. (b) Relationship between etching selectivity and etching rate at different power levels. (c) Isotropic etching profile of a Si0.7Ge0.3 (20 nm)/Si (20 nm) multilayer structure;30 diagram of vertical nanowire GAA transistors: (d) design structure for an individual device and (e) test structure featuring two devices connected in parallel through a local interconnect bridge.31 2.3.1 Atomic layer etching (ALE). ALE is a highly precise technique critical for fabricating nanoscale semiconductor devices. By alternating between adsorption and reaction steps, ALE achieves the removal of single atomic layers per cycle, providing exceptional control and minimizing surface roughness. This method, derived from ALD techniques, involves sequential exposure to different reactive gases, with intermediate purging steps to ensure precise layer-by-layer removal and maintain atomic-scale accuracy. ALE is particularly advantageous in the fabrication of advanced 3D integrated circuits (3D ICs) and memory devices. In 3D IC manufacturing, ALE addresses the challenges of creating complex 3D transistor architectures, such as GAA and multi-bridge-channel FETs (MBCFETs).32 By enabling atomic-scale etching, ALE provides exceptional control over morphology and depth, ensuring precise patterning for nanoscale features. Furthermore, ALE plays a pivotal role in advanced memory applications, such as MRAM and other non-volatile memory technologies. It enables accurate etching of metal nitrides (e.g., TiN and AlN)33 and high-k dielectric materials (e.g., HfO2),34 resulting in reduced leakage currents, improved surface smoothness, and enhanced depth control. This unique approach to etching offers extremely high selectivity and control making it ideal for fabricating intricate nanoscale structures while minimizing damage to the substrate and achieving smooth, uniform etching profiles.35 2.3.1.1 Principles of ALE. ALE functions through two principal mechanisms: thermal ALE and plasma ALE. Thermal ALE utilizes selective removal of surface layers through chemical reactions that form volatile compounds. This process is self-limiting, allowing for precise control over the etching and automatically stopping once the modified layer is fully removed. A key advantage of thermal ALE is its ability to perform isotropic etching with minimal surface damage.36,37 Additionally, plasma ALE not only provides precise etching control but is also effective for materials requiring high temperatures or complex precursors. This is attributed to the dissociation capabilities of plasma that enable the achievement of the desired results. A typical cycle in the ALE process, as illustrated in Fig. 4(a), comprises four main steps.38 Initially, a reactive gas, such as chlorine, is introduced onto the surface, adsorbing onto the material to be etched. This is followed by a purging step to remove any excess reactive gas, preventing unwanted reactions. Subsequently, an ion source gas such as argon is introduced, and plasma is activated to ionize the gas, providing the energy necessary to remove the adsorbed material layer. The final step involves another purge to clear the byproducts of the etching reaction. This cyclic process ensures that each cycle removes only a single atomic layer, thus providing atomic-scale precision and minimizing substrate damage. Fig. 4(b) also illustrates the relationship between removal energy and the etched amount per cycle (EPC). The ALE process window is characterized by two classification areas: the energy barrier limited region, where removal energy is too low, resulting in incomplete etching and low EPC, and the sputtering limited region, where removal energy is too high, leading to over-etching and substrate damage. Maintaining the removal energy within the ALE window is crucial for achieving self-limiting and controlled etching.26Fig. 4(c) provides a schematic representation of the ALE process. During each cycle of ALE, a reactive gas adsorbs onto the surface to form a reactive layer, which is then removed using ionized argon (Ar+), allowing for repeated precise layer-by-layer etching. The inserted illustration in Fig. 4(c) highlights the self-limiting nature of ALE, where the etching rate reaches a saturation point, ensuring precise control over the removal process.39 Fig. 4 (a) One cycle in the ALE process. (b) Etched amount per cycle (EPC) vs. removal energy. (c) Schematic of ALE steps and self-limiting removal.38 To demonstrate the advantages of ALE in achieving precise, controlled, and uniform etching, we can refer to the synergy between different plasma steps, the self-limiting nature of each etch cycle, and the repetitive cyclic process that collectively enables the production of high-performance devices with nanoscale features. Fig. 5 illustrates three fundamental aspects of ALE: synergy, self-limited etching, and cyclic etch.39 Synergy is demonstrated for the etching of silicon nitride in the combination of hydrogen and fluorinated plasma steps. The initial exposure to hydrogen plasma modifies the silicon nitride surface, making it more reactive to the subsequent fluorinated plasma. This synergistic effect enhances the etch rate and selectivity. The increased etch depth when both plasmas are used sequentially, compared to each plasma used individually, confirms the enhanced efficiency due to synergy.35,39 Self-limited etching is a critical feature of ALE, ensuring that each etch cycle removes only a single atomic layer. Fig. 5(a) shows the average etch yield in ALE at different F/Ar+ ratios, comparing the etching behaviors of Si3N4 and SiO2, which has a significant correlation with cyclic etching. As the F/Ar+ ratio increases, chemical etching efficiency improves, but once the ratio exceeds a critical point, the etch becomes limited by ion bombardment. At high F/Ar+ ratios, fluorocarbon layers accumulate on the surface, leading to a decrease in etch yield, much like the impact of insufficient residue removal between cycles in cyclic etching.40,42,43Fig. 5(b) illustrates the complete cycle of thermal ALE, showing two self-limiting half-reaction processes. In half-reaction A, step I is the adsorption phase, where the precursor self-limits by adsorbing onto the material surface. Once the surface is fully covered, the reaction automatically stops. In half-reaction B, step III is the material removal phase, where the second reactant converts the adsorbed layer into volatile products, removing one atomic layer in a self-limiting manner. This self-limiting characteristic ensures that only one atomic layer is removed per cycle, providing extremely high etching precision.38,41,42 These features ensure high precision, control, and uniformity, which are essential for producing advanced semiconductor devices. Fig. 5 Two fundamental aspects of ALE: (a) cyclic Etch40 and (b) self-limited etching.41 2.3.1.2 Applications of ALE. To evaluate the performance of GaN materials using ALE with Cl2 and either He or Ar plasma, Ruel, Simon, et al. demonstrated that while Ar-based ALE processes show self-limiting behavior and lower damage to GaN, He-based ALE processes lead to deeper ion implantation and higher electrical degradation.44 This research highlights the importance of selecting appropriate etching plasma sources to minimize damage and optimize device performance. Regarding the discussion on optimizing device characteristics using ALE, Du, F, et al. studied the ALE technology and its surface treatment for InAlN/GaN heterostructures. After an appropriate number of ALE etching cycles, the two-dimensional electron gas (2-DEG) density and surface roughness improved by 15% and 11.4%, respectively, compared to using digital etching technology, and the sheet resistance (Rsh) decreased by 6.7%.45 Fig. 6(a) illustrates the high etch selectivity achieved through thermal ALE at 250 °C, demonstrating negligible removal of SiN, SiO2, and TiN after 1000 ALE cycles. This high selectivity is attributed to the targeted chemistry of the process and the absence of energetic ions and radicals, which allows for the precise removal of specific materials without affecting other components in the device.46Fig. 6(b) demonstrates significant benefits of plasma-assisted ALE, including exceptional etch depth uniformity across the wafer and flat silicon etch front, validating its capability to produce atomically smooth surfaces.26 Fig. 6 (a) Example of etch selectivity in thermal ALE at 250 C. Materials are (1) SiN, (2) HfO2, (3) SiO2, (4) TiN, and (5) Al2O3. No measurable removal in SiN, SiO2, and TiN was detected after 1000 ALE cycles.46 (b) Plasma-assisted ALE results showing characteristic ALE benefits with excellent depth uniformity across the wafer and flat silicon etch front on the feature.26 ALE can provide significant advantages in enhancing normally-off GaN recessed gate MIS-HEMT performance, such as breakdown voltage,47,48 low leakage current,48 and dynamic on-resistance.49 Even the application of ALE for low-damage surface etching of AlGaN has also shown characteristic optimization for high-frequency GaN HEMTs.50 The precision and control capabilities of ALE enable the creation of high-quality interfaces with low surface damage and well-defined features, which are critical for high-power applications. Fig. 7(a), the cross-sectional image shows the precise etching of AlGaN layers from 25 nm to 3.7 nm. Fig. 7(b) presents the surface roughness measurement that the root mean square roughness (Ra) is 0.4 nm over a 1 μm2 area, indicating the smooth surface achieved through ALE. This smoothness is crucial for minimizing carrier scattering and surface traps and enhancing electron mobility in GaN-based devices.51Table 3 shows the performance of MIS-HEMTs with ALE-fabricated recessed gate devices and demonstrates a competitive balance of high current density (608 mA mm−1), controllable threshold voltage (+2.0 V), and high breakdown voltage (720 V at 1 μA mm−1), making it suitable for high power applications. In comparison, devices fabricated using ICP etching achieve a higher maximum current density of 836 mA mm−1 in double-channel designs but exhibit a lower breakdown voltage (705 V at 1 μA mm−1) and less precise threshold voltage control (+0.5 V). The dynamic on-resistance (Ron,sp) for ALE-fabricated devices is 1.27 mΩ cm2, which is superior to the 1.48 mΩ cm2 observed in ICP-etched devices. Fig. 7 MIS-HEMT with a recessed gate structure. (a) TEM cross-section image in the gate recess region, highlighting a smoothly etched surface and precise etching control. (b) Surface morphology of the recessed gate region, revealing a surface roughness (Ra) of 0.4 nm, as inspected by AFM.47 Table 3 Performance comparison of gate recess methods for normally-off MIS-HEMT devices47,52 Gate recess method V th (V) I D,max (mA mm−1) R on,sp (mΩ cm2) Breakdown voltage (V) ALE47 2.0 608 1.27 720@1 μA mm−1 ICP-RIE52 0.5 836 (double-channel) 1.48 705@1 μA mm−1 Additionally, ALE-fabricated devices demonstrate significantly reduced surface damage, contributing to enhanced reliability. The smoothness of the etched surface achieved by ALE, characterized by an RMS roughness of 0.4 nm, is markedly better than the 1.2 nm obtained using ICP etching. These quantitative improvements in breakdown voltage (+15 V), threshold voltage stability (+1.5 V), and reduced surface roughness (66.67% improvement) underline the superiority of ALE over ICP etching, particularly for applications requiring precise electrical control and high reliability.51,53 The study by Hwang et al. illustrates the advantages of ALE in achieving low-damage, self-limiting etching processes for AlGaN using O2 and BCl3 plasma.53 This process ensures high etching precision, minimal surface damage, and excellent etch depth control, leading to improved electrical characteristics of Schottky diodes compared to traditional digital etching methods. As shown in Fig. 8(a), the ideality factor was found to be more uniform and lower for diodes fabricated using ALE (approximately 1.0 at a forward voltage of 0.3 V) compared to those made with digital etching (approximately 2.0 at the same voltage). This significant reduction in ideality factor (50% improvement) indicates that ALE causes less plasma-induced damage, resulting in better electrical characteristics, including lower reverse current and higher zero-bias barrier heights. Fig. 8 (a) Photoluminescence intensity comparison between ALE and digital etching. (b) Ideality factor behavior in the forward voltage region.53 To further assess the impact on etching damage, photoluminescence (PL) intensity was measured at an etch depth of approximately 5 nm. Fig. 8(b) shows that near-band-edge PL intensity for samples etched using ALE is approximately 30% higher compared to those etched with digital etching. This suggests that ALE produces fewer non-radiative recombination centers, such as nitrogen vacancies, which are responsible for degrading device performance. 2.3.2 Neutral-beam etching (NBE). NBE represents a significant advancement in the etching processes for GaN-based HEMTs54 and light-emitting diodes (LEDs).55 This method effectively addresses the critical challenge of plasma-induced damage, which is prevalent in conventional etching techniques such as ICP-RIE. GaN materials are highly valued in the semiconductor industry for high-power and high-frequency applications. However, achieving normally-off operation in GaN-based HEMTs remains challenging due to the plasma-induced damage associated with techniques such as gate recessing. NBE offers a potential solution to minimize such damage and enhance device performance. NBE is specifically designed to minimize plasma-induced damage on semiconductor materials, particularly GaN-based devices. Conventional plasma etching methods often cause significant surface damage due to ion bombardment, resulting in increased leakage currents, reduced breakdown voltages, and degraded device performance. NBE addresses these issues by providing a damage-free etching environment through the neutralization of ions and reduction of UV photons. This minimizes surface damage and leads to improved electrical characteristics. Beyond its success with GaN-based devices, NBE has demonstrated significant potential in the fabrication of 3D Fin-FET structures, a cornerstone of modern 3D IC technologies. One of its most critical advantages is its ability to perform selective etching of germanium, a material increasingly used in advanced Fin-FET designs for its superior electron mobility. The neutralization process in NBE minimizes ion bombardment and plasma-induced damage, ensuring precise material removal without affecting adjacent layers. This high selectivity not only preserves the structural integrity of the germanium fins but also maintains clean interfaces,56 which are crucial for achieving high carrier mobility and reliable device performance. NBE’s capabilities in atomic-scale etching and its damage-free nature give it significant potential for fabricating the high-aspect-ratio structures required in Fin-FETs. These characteristics suggest that NBE could become an important tool in 3D IC manufacturing applications. 2.3.2.1 Principles of NBE. NBE operates by utilizing a neutral beam composed of neutralized ions that effectively etch the material surface without the undesirable effects typically associated with conventional plasma etching methods. The NBE system consists of a dual-chamber setup: a plasma generation chamber and an etching chamber, separated by a carbon electrode with high aspect ratio apertures. This configuration allows plasma ions to be neutralized as they pass through the carbon apertures, significantly reducing the presence of charged particles and UV photons. The NBE system, as shown in Fig. 9,54 ensures that the etched surface maintains its integrity and performance, making it crucial for the development of advanced semiconductor devices. Fig. 9 (a) Neutral beam etching system. (b) Carbon aperture array.54 The design of the carbon apertures in the NBE system plays a critical role in its effectiveness. The carbon aperture array is crucial for achieving high-efficiency ion neutralization and protecting the substrate during the etching process. Graphite is commonly selected as the aperture material due to its excellent thermal and electrical properties, ensuring durability under intense plasma exposure. The high aspect ratio of these apertures is essential for the neutralization process. As plasma ions generated in the plasma chamber pass through the narrow, elongated carbon apertures, they are neutralized, transforming from charged particles into neutral atoms. This transformation is because neutral atoms, unlike charged ions, do not cause significant damage to the material being etched. The high aspect ratio design also enhances the neutralization process by providing an extended path for ions to interact with the carbon walls, converting charged ions into neutral particles. Moreover, it minimizes energy loss by maintaining the directionality and kinetic energy of neutralized particles while reducing ion-wall collisions.57 Additionally, the high aspect ratio design effectively filters out UV photons, which are another source of damage in conventional plasma etching processes. The carbon aperture array is further engineered to support a pressure differential between the plasma source and the processing regions. This configuration reduces background gas collisions, preserving the energy of the neutral beam and ensuring precise etching performance. By minimizing both ion bombardment and UV photon exposure, the carbon aperture design in NBE significantly reduces surface damage, leading to improved electrical characteristics of the etched devices. This makes NBE particularly advantageous for applications requiring high precision and minimal damage. 2.3.2.2 Applications of NBE. NBE is widely applied in the fabrication of high-density semiconductor devices, including advanced logic and memory devices. Its ability to produce high-resolution patterns with minimal surface damage also makes it suitable for GaN devices used in millimeter-wave applications.58 Additionally, the precise etch depth control and excellent surface roughness for recessed gate E-mode AlGaN/GaN HEMTs exhibit excellent electrical characteristics.59 In addition to its technological advantages, NBE introduces distinct cost implications. While its initial equipment investment is higher due to the neutral beam generation system, it reduces long-term costs by minimizing surface damage and improving process yields. In contrast, traditional plasma etching, with lower upfront costs, often incurs higher operational expenses due to greater defect mitigation needs. These dynamics make NBE ideal for high-precision applications such as GaN-based HEMTs and micro-LEDs,60 where reliability and yield outweigh initial costs. Furthermore, when applied to n-GaN surfaces treated with fluorine ions and neutral beams, NBE optimizes ohmic contacts and exhibits lower contact resistivity. This is because the fluorine neutral beam removes nitrogen from the surface.61 Compared to fluorine ion beams, although both reduce contact resistivity, the fluorine neutral beam is more effective, likely due to the lack of charge-induced defect formation.62 The choice of etching gas in NBE is also a crucial parameter. Ohori, D, et al. studied the etching effects of HBr and Cl2 neutral beams, finding that HBr could achieve a thinner reaction layer than Cl2 because the diameter of Br atoms is 1.2 times larger than that of Cl atoms. Furthermore, HBr could generate less volatile etching products due to the higher boiling point of its byproducts.63 Hemmi et al. demonstrated that adjusting the carbon aperture aspect ratio in NBE significantly affects surface roughness and plasma-induced damage. With a carbon aperture aspect ratio of 10, the RMS roughness was significantly lower at 0.452 nm compared to 1.024 nm for a carbon aperture aspect ratio of 2, highlighting the smoother etch achieved with better neutralization, as shown in Fig. 10. This adjustment in the aperture design effectively reduced surface damage, leading to improved electrical performance in AlGaN/GaN HEMTs.64 Fig. 10 AFM images of the AlGaN surface with different carbon aperture aspect ratio designs.64 NBE also provides a solution by utilizing a beam of neutral particles that eliminates the charged particles and UV photons responsible for plasma damage.54 This process ensures precise control of etching depth and significantly reduces damage to the etched surfaces. Hemmi et al. demonstrated that NBE-etched GaN HEMTs reduced isolation leakage current by tenfold (1 μA mm−1 to 0.1 μA mm−1 at 4 V) compared to plasma beam (PB) etching, with RMS surface roughness improving from 2.226 nm to 0.427 nm. NBE also increased soft breakdown voltage (SBV) to over 210 V, compared to 25.6 V for PB, and hard breakdown voltage to over 800 V (PB: 600–700 V).54 Furthermore, Park et al., using the PL data shown in Fig. 11, demonstrated a 30% higher near-band-edge PL intensity in NBE-etched GaN, indicating fewer defects and enhanced optical efficiency without an increase in forward voltage.55 Fig. 11 PL data of undoped GaN, p-type GaN, and n-type GaN after etching with ICP and neutral beams, with the reference samples being unetched.55 Edward Yi Chang et al. demonstrated the superior interface quality and electrical performance of high-frequency GaN HEMTs when utilizing NBE compared to ICP-RIE. High-resolution transmission electron microscopy (HRTEM) images show a smoother and more uniform gate recess interface with NBE, as shown in Fig. 12. The electrical performance, including noise and frequency response, highlights that NBE-processed devices exhibit better direct current (DC) and high-frequency characteristics.58 Compared to ICP-RIE results, on-resistance is improved by 52%, transconductance is increased by 22%, and the noise figure is reduced by 31% using NBE. Additionally, the cutoff frequency is increased by 28%, and drain current density is enhanced. This improvement is attributed to the minimal etching damage provided by the NBE process, making it an excellent technique for high-performance GaN device fabrication. Fig. 12 HRTEM of the gate recess AlGaN etching region and zoom-in images (a) by neutral beam etching (b) by ICP-RIE.58 Ray-Hua Horng et al. investigated the performance of NBE and ICP-RIE in the fabrication of GaN-based micro-LEDs. The results shown in Fig. 13(a) and (b), demonstrated that sidewall defects caused by plasma etching are significantly reduced by NBE, thereby enhancing the efficiency of the LEDs. Devices etched with NBE exhibit nearly consistent external quantum efficiency (EQE) across different array sizes, with the EQEmax being 6.95% for 4 × 4 arrays (40 μm) and 7.11% for 2 × 2 arrays (80 μm). In contrast, devices etched with ICP-RIE show a significant decrease in EQE as the size decreases, with EQEmax values of 8.13% for 2 × 2 arrays (80 μm) and 7.48% for 4 × 4 arrays (40 μm). This demonstrates that NBE maintains a more consistent performance, particularly in smaller-sized micro-LEDs, reducing the size effect and enhancing overall device efficiency. Through cathodoluminescence (CL) analysis, as illustrated in Fig. 13(c), it was found that samples etched with NBE have stronger and more sustained radiative recombination signals at the sidewalls, while the signals in ICP-RIE etched samples are weaker and decay more quickly. This indicates that the UV light generated during the ICP-RIE process damages the mesa sidewalls, creating more defects and reducing radiative recombination behavior.65 These findings highlight the significant advantages of NBE technology in fabricating high-performance GaN-based micro-LEDs. Fig. 13 EQE of micro-LED arrays processed by (a) NBE and (b) ICP-RIE. (c) CL analysis in the blue-light wavelength region: NBE vs. ICP-RIE.65,66 In this chapter, the application and development of etching techniques, especially dry etching, in semiconductor manufacturing are discussed. The chapter first introduces the basic concepts of conventional etching techniques and compares the advantages and disadvantages of wet etching and dry etching. It then highlights advanced dry etching techniques, including ALE and NBE, which play a crucial role in the fabrication of modern semiconductor devices due to their highly precise control capability. The NBE technique significantly reduces the surface damage during etching by neutralizing the ion beam, which is particularly suitable for GaN-based devices. In this chapter, it is shown how these advanced etching techniques address the limitations of conventional techniques and provide new solutions for fabricating smaller, more efficient and more reliable semiconductor devices. 3. Deposition techniques Thin film technology is an advanced approach aimed at improving the structural, electrical, magnetic, optical, and mechanical properties of bulk materials. It has found widespread application in semiconductor devices, integrated circuits, transistors, liquid crystal displays, light-emitting diodes, solar cells, sensors, and micro-electromechanical systems (MEMSs).67–69 The distinctive properties of thin film materials are crucial for the technological advancement of various electronic, electrical, magnetic, and optical devices.70,71 These films are created using various physical or chemical methods, each of which is essential for producing ultra-thin materials known for their uniform, conformal, and controllable thickness. As atomic and near-atomic scale manufacturing (ACSM) evolves, the necessity of depositing high-quality, impurity-free thin films for laminated structures becomes crucial.72 This is especially true when film thickness approaches atomic dimensions, posing significant challenges for conventional deposition methods.Traditional thin film deposition processes often face the challenge of achieving a balance between conformality, precise thickness control, and material selection for desired functionality. Fig. 14 shows various types of thin film deposition techniques. Established methods such as physical vapor deposition (PVD) and chemical vapor deposition (CVD), sputtering, spin coating, dip coating, and spray pyrolysis have been extensively utilized. However, achieving conformal film deposition over complex three-dimensional structures with high aspect ratios is challenging for techniques such as PVD, and electrodeposition is limited to conductive materials only. Although CVD is adaptable and can produce high-quality films, it has drawbacks, including high processing temperatures and the difficulty of obtaining consistent thickness on complex geometries. Fig. 14 Thin film deposition techniques. Recently, an advanced vapor-phase deposition process known as ALD has addressed these limitations by providing precise control over film thickness and conformality due to its self-limiting surface reactions. This novel technique has been extensively investigated, effectively satisfying the urgent demand in advanced micro/nano semiconductor manufacturing.73,74 The fundamental advantages of this technology were compared to those of other deposition methods such as electroplating, spin coating, sputtering, PVD, and CVD. It has the potential to overcome current challenges and establish new standards at the atomic level in thin film technology. 3.1 Traditional deposition technology Thin film deposition techniques are systematically classified into four distinct categories based on the nature of the deposition process, as illustrated in Fig. 14. This classification fundamentally relies on whether the deposition mechanism in PVD or CVD is primarily physical or chemical. Additionally, solution deposition thin film methods include a variety of techniques, including chemical bath deposition (CBD),75,76 spray pyrolysis,77 sol–gel processing,78 spin coating,79 and dip-coating.80 Each method utilizes chemical reactions in a solution to form films. The key parameters that must be carefully controlled in these chemical reactions include solution concentration, temperature, pH levels, and reaction time. Precise control of these factors is important to achieve the desired film properties and ensure that the film is suitable for a specific application. In contrast, physical processes such as PVD,81 sputtering,82 molecular beam epitaxy (MBE),83 electron beam evaporation,84 and thermal evaporation primarily rely on the physical transfer of a material from a source to the substrate under vacuum conditions. The chemical category includes methods such as CVD,85 plasma-enhanced CVD (PECVD),86 metal–organic CVD (MOCVD),87 and ALD,88 which involve chemical reactions at the surface of the substrate to grow the film. Finally, the classification of other CVD techniques includes advanced methods such as mist-CVD and hydride vapor phase epitaxy (HVPE). Mist-CVD operates without vacuum environments, utilizing aerosolized precursors for efficient deposition, making it ideal for large-area applications. This technique has been effectively employed to grow high-quality Ga2O3 films, demonstrating advantages such as low cost, simplicity, and compatibility with various substrates. For example, high-quality crystalline NiO/β-Ga2O3 p–n heterojunctions grown via mist-CVD exhibit excellent crystallinity, showcasing its potential for advanced semiconductor device applications.89,90 HVPE, on the other hand, is primarily employed for high-quality single-crystal growth, particularly in III–V semiconductors. Additionally, HVPE has been effectively utilized in depositing aluminum nitride (AlN), a material renowned for its wide bandgap and high thermal conductivity. HVPE-grown AlN films exhibit excellent structural properties, including high crystallinity and smooth surface morphology, which are critical for applications requiring high breakdown voltages and large-area substrates. Furthermore, HVPE facilitates the growth of thick AlN layers at high growth rates, enabling the production of free-standing AlN wafers that serve as substrates for III-nitride device structures. These advancements underscore the versatility of HVPE in supporting advanced semiconductor applications, such as deep ultraviolet optoelectronics and acoustic devices.91 These advanced methods expand the scope of CVD techniques by offering unique advantages such as cost-effectiveness, compatibility with diverse substrates, and high crystal quality, catering to the demands of next-generation electronic and optoelectronic devices.Each thin film deposition technology has unique advantages and inherent limitations, which greatly affect their application in various technical fields. PVD processes, such as sputtering and evaporation, offer excellent control over film purity and composition due to their vacuum-based deposition environment, facilitating the production of high-quality films with precise microstructural characteristics. Nevertheless, there are process challenges, including limitations in material selection, difficulties in achieving conformal coverage over complex geometries, and potential issues with film quality. Conversely, CVD processes are often preferred for their ability to produce uniform coatings over large and intricately shaped areas, a capability that PVD cannot consistently achieve. The capability of CVD to handle a wide range of materials, combined with its effectiveness in filling high aspect ratio structures, renders it essential for the fabrication of semiconductor devices and integrated circuits.92 However, CVD methods typically require higher substrate temperatures and may introduce unnecessary impurities from precursor chemicals, which creates challenges related to thermal budget and material compatibility. Among these traditional methods, ALD emerges as a particularly promising technology. The unique nature of ALD enables high uniformity and easy control over composition and stacking processes.93 Recently, there has been increased interest in the fabrication process for each layer, driven by the need for continuously scaled-down devices. ALD operates on the principle of sequential self-limiting surface reactions, enabling atomic-scale control over film thickness and composition.94 This unique feature allows for the deposition of extremely thin and conformal films, which are essential for advanced semiconductor applications where dimensional control is critical. Additionally, ALD provides superior uniformity when deposited on high aspect ratio structures, overcoming one of the major limitations faced by PVD and CVD.95 Despite its slower deposition rates, the precision and scalability of ALD position it as a key technology in the ongoing development of nano-scale devices and structures, highlighting its potential to drive future innovations in thin film technology.96 A comprehensive comparison of CVD, PVD, and ALD is shown in Table 4. Table 4 Comparison of PVD, CVD and ALD techniques Property PVD CVD ALD Growth mechanism Continuous Continuous Self-limiting Growth rate 100 nm–1 μm min−1 10–100 nm min−1 0.1–1 nm min−1 Materials Metals, elements, alloys, and some oxides/nitrides Oxides, nitrides, sulfides, and metals, elements Oxides, nitrides, sulfides, and metals, elements Temperature range 20–500 °C 200–1000 °C 50–300 °C Vacuum 10−6–10−3 torr 10−3–10 torr 10−2–10 torr Directionality Line-of-sight Isotropic Isotropic Cleanliness Particles Particles No particles Conformality 50–70% 70–90% >90% Uniformity ∼80 Å range ∼10 Å range Å range 3.2 Atomic layer deposition Originally developed and globally recognized as atomic layer epitaxy in the late 1970s, ALD was initially motivated by the need to create thin-film electroluminescent (TFEL) flat-panel displays.97 These displays require high-quality dielectric and luminescent films on large-area substrates. By the mid-1980s, the utility of ALD was extended to epitaxial compound semiconductors. Significant research efforts in the late 1980s focused on the preparation of III–V compounds. The renewed focus on ALD during the mid-1990s was driven by its applications in silicon-based microelectronics. The continuous miniaturization of device dimensions and the increasing aspect ratios in integrated circuits demand the adoption of novel materials and deposition techniques. ALD is regarded as one of the most promising methods, owing to its ability to produce ultrathin, conformal films with precise atomic-level control over film thickness and composition. This section will further explore the ALD mechanism, area-selective atomic layer deposition (AS-ALD), and its applications in further detail.3.2.1 ALD mechanism. ALD is a bottom-up method distinguished by its self-limiting reaction mechanisms, which ensure that the chemical reactions of precursors and reactants on surfaces self-saturate once all initial reactive sites are occupied, independent of the dosing amount.96 This process involves complementary reactions, where at least two different molecules are separately exposed to the substrate, facilitating the deposition of thin films. Such mechanisms enable the production of conformal and high-quality thin films at temperatures below 350 °C, achieving high uniformity even on substrates with high aspect ratios, a challenge that remains with conventional PVD methods.98 Fig. 15(a) presents a schematic comparison of a sputtering system and an ALD system, highlighting the differences in film deposition morphology on high-aspect-ratio devices. Fig. 15(b) illustrates the general ALD process through cyclic surface reactions: (1) adsorption of precursor A, (2) purging with inert gas to remove excess precursors and byproducts, (3) adsorption of precursor B, and (4) repeated purging to facilitate layer-by-layer growth until the desired film thickness is achieved.99 This adsorption process involves both physisorption and chemisorption, with excess physisorbed materials that can be removed by purging with an inert gas. The limitation of active surface sites ensures that the surface reactions of each cycle are self-limiting. Due to its self-limiting characteristics, ALD can precisely control film thickness at the atomic level by adjusting the number of growth cycles. The saturation process during each cycle restricts the reaction to less than one atomic or molecular layer, promoting uniformity and excellent step coverage across complex surfaces and large areas. ALD flexibility covers a wide range of materials, allowing the deposition of oxides, nitrides, fluorides, sulfides, metals, polymers, and mixed or doped materials.101 It also supports the deposition of multilayers with customizable properties at the atomic level, expanding the scope of its applications. Notably, materials such as Al2O3, TiO2, and TiN can be deposited at temperatures below 150 °C, reducing the risk of thermal damage to temperature-sensitive substrates.99 Fig. 15 Schematic illustrations of thin film deposition techniques. (a) Comparison of PVD and ALD on structured surfaces, highlighting the limitations of PVD in high aspect ratio devices and the conformality of ALD.96 (b) Diagram of the ALD process showing the layer-by-layer deposition of Al2O3 from TMA and H2O precursors.99 (c) ALD growth rate graph as a function of deposition temperature, illustrating the temperature sensitivity and optimal ranges for precursors.100 Despite its advantages, ALD may exhibit undesirable side reactions, present challenges due to its complex reaction chemistry and reactor design, and generally offer low throughput and potential issues with conformality.102 To address the issue of low throughput, strategies such as spatial ALD and plasma-enhanced ALD (PE-ALD) have been developed. Spatial ALD increases deposition rates by simultaneously allowing continuous precursor exposure across different substrate regions, thereby bypassing ALD’s traditional cyclic nature.74 In contrast, PE-ALD utilizes plasma to activate surface reactions, enabling faster deposition rates and facilitating deposition on less reactive surfaces at lower temperatures.103 While these methods enhance throughput, they also introduce challenges, including higher equipment costs and increased process complexity, which must be considered for industrial applications. In general, the temperature of the process is crucial for ALD reactions. ALD must operate within a specific temperature range to avoid slow growth rates, thermal disintegration, and slow reaction of precursors. The “temperature window” is defined as the range within which film growth reaches saturation, as illustrated in Fig. 15(c). At temperatures below this window, reactions may be lacking or may lead to precursor condensation, while at higher temperatures, the risk of precursor desorption or thermal decomposition increases. Hence, maintaining conditions within the ALD temperature window is crucial for optimizing the deposition process. As research continues to expand the capabilities and address the limitations of ALD, this technique remains at the leading edge of thin film deposition technologies, promising further enhancements and wider applications in the future. This progress is essential for meeting the evolving demands of nano-engineering and microelectronics, where the atomic-level control provided by ALD is increasingly critical. 3.2.2 Area-selective atomic layer deposition (AS-ALD). The advanced technique of AS-ALD is a crucial process in the miniaturization of semiconductor devices. As semiconductor device feature size approaches sub-5 nm, aligning features within multilayer stacks becomes a significant bottleneck. AS-ALD is distinguished by its capacity for precise feature alignment and thickness control within multilayer stacks, which is particularly crucial as devices transition from planar to three-dimensional structures. This method enables selective growth on predefined substrate areas while leaving other regions unaffected, as illustrated in Fig. 16(a). This significantly simplifies the alignment of high-k dielectric layers required for next-generation device scaling. The AS-ALD ability to control nucleation through surface chemistry modification reduces the need for extensive lithography and etching steps, minimizing the use of expensive and hazardous reagents. This technique notably improves the efficiency of the fabrication process by utilizing the selectivity window—the number of cycles required before growth initiates in non-growth areas.104 The process is sensitive to the presence of defects and impurities in the non-growth area, which can inadvertently initiate ALD growth. Maintaining high purity levels in precursors, co-reactants, and purge gases is crucial to avoid introducing foreign species that may affect the surface during the ALD process.108 Fig. 16 Detailed representations of AS-ALD techniques and analyses. (a) Schematic illustration of the AS-ALD process, showcasing the method for selective area deposition.104 (b) Integration of isothermal atomic layer deposition with atomic layer etching supercycles for selective deposition of TiO2 on SiO2, complemented by TOF-SIMS images of the TiO2 on the patterned structure.105 (c) XPS depth profiles for ALD HZO films grown at 280 °C on Ru and TiN substrates after 200 and 300 cycles.106 (d) TEM images and EDX mapping of ZnO crystals coated with 21 nm of amorphous TiN after 300 cycles of the PE-ALD process, revealing variations in particle size and shape and the composition mapping performed with HAADF-STEM.107 Selectivity is determined not only by film thickness but it also serves as a key indicator of process efficiency. As the growth phase exceeded the defined selective window, deposition began on the non-growth regions, resulting in reduced selectivity.104 An additional etching step can be integrated into the conventional binary ALD cycle to address this issue.105 This step is crucial for removing nuclei in non-growth areas, thereby preserving high selectivity. Importantly, the etching process must be selectively defined to remove the deposited material without affecting the integrity of the underlying substrate. This approach ensures the precision and effectiveness of the ALD technique in applications that require high pattern accuracy. For example, the selective deposition of TiO2 thin films on Si/SiO2-patterned surfaces, as shown in Fig. 16(b).105 The implementation of supercycles enabled the deposition of TiO2 films with a thickness exceeding 12 nm while still maintaining a high selectivity of 97%. This study demonstrated the advanced capabilities of selective deposition techniques, including ALD and ALE, among other self-limiting reaction processes. The findings make a substantial contribution to the understanding of how complex atomic-scale structures can be engineered with precise material deposition, thereby enhancing the potential applications of these technologies in semiconductor manufacturing and other fields. Kim et al. further advanced AS-ALD by developing a method for selectively depositing Hf1−xZrxO2 (HZO) thin films through the catalytic dissociation of O2 molecules.106 This significantly enhanced the dielectric constants on metal substrates, achieving high dielectric constants of 34 on Ru and 31 on TiN substrates. Fig. 16(c) illustrates XPS depth profiling, confirming the selective nature and purity of the deposited films. This study emphasizes the potential of catalytic local activation to advance three-dimensional nanopatterning in nanoelectronic device fabrication. Moreover, Longrie et al.’s study utilized a rotary reactor to deposit TiN on submicrometer ZnO powder through both thermal and PE-ALD.107 This method proved effective in completely removing N(CH3)2 ligands. Fig. 16(d) displays energy-dispersive X-ray spectroscopy (EDX) mapping and transmission electron microscopy (TEM) images that confirmed uniform coatings on all powder agglomerates and individual particles. Their findings revealed that the plasma-enhanced layers contained higher titanium and nitrogen content with significantly reduced oxygen and carbon levels compared to thermally grown films, indicating improved compositional purity. These studies collectively highlight the effectiveness of AS-ALD in achieving precise and selective thin-film deposition, which is critical for the ongoing development of nanoscale device fabrication. These findings explore their implications for the future of semiconductor manufacturing, reflecting on how AS-ALD can address the growing complexity and stringent requirements of modern electronic devices. 3.2.3 ALD applications. The ALD capability to deposit conformal films with precise atomic thickness on complex surfaces is essential for interface modification, device encapsulation, and stabilizing quantum dots (QDs).109 In the semiconductor industry, it is important to enhance transistor efficiency by improving the quality of gate dielectrics and interfaces.110 Moreover, ALD plays a crucial role in advancing photovoltaic technology by creating barrier layers that greatly enhance both efficiency and durability.111 Its utility further extends to catalyst production, where its precision in coating particles significantly enhances their reactivity and selectivity, particularly in applications such as fuel cells, chemical reactors, and environmental catalysis under various reaction conditions.112 Especially in 3D IC fabrication, achieving conformal coating of high-aspect-ratio structures, such as through-silicon vias (TSVs), presents a significant challenge. ALD employs self-limiting surface reactions to deposit uniform and ultra-thin high-k dielectric films, which are essential for electrical insulation and capacitance optimization. ALE complements this process by providing precise etching of TSVs, ensuring minimal variability in depth and shape. Additionally, Neutral Beam Etching (NBE) enhances the overall process by minimizing plasma-induced damage, particularly in interconnect layers, thereby improving the reliability of the final device. Subsequently, we will discuss how the unique properties of atomic layer deposition address technical challenges, focusing on individual applications and their impact on the advancement of technology and manufacturing methods. 3.2.3.1 ALD in optoelectronics applications. As the size of LEDs decreases, the impact of sidewall defects becomes more significant, resulting in reduced wafer luminous efficiency.113 ALD has become an important technology for improving the performance of LED devices, especially for passivation applications. Sidewall passivation minimizes surface recombination velocities, which can greatly affect the efficiency and performance of LEDs.114 A red micro-LED with SiO2 by ALD used as a sidewall passivation layer is schematically shown in Fig. 17(a).115 ALD offers superior coverage and conformality so that even the most complex microstructures in LED devices are effectively passivated, reducing non-radiative recombination at the sidewalls. From the comparison between devices with various coatings and different current levels, a significant decrease in integrated optical power can be observed as shown in Fig. 17(b). For smaller devices, such as those with dimensions of 5 μm and 15 μm, ALD technology demonstrated lower leakage currents and higher conductivity compared to PECVD. Specifically, in larger devices with a size of 50 μm, ALD-coated samples exhibited an average reduction in leakage current by a factor of 7.8, indicating that ALD is more effective in sidewall passivation, thereby minimizing leakage pathways and surface recombination losses. When examining micro-LEDs of various sizes, the significance of ALD sidewall treatment becomes even more apparent. This significant difference is primarily attributed to increased surface recombination in smaller devices.115 Micro-LEDs with ALD sidewall passivation demonstrate significantly higher output power densities and external quantum efficiencies (EQEs) compared to those without ALD treatment, as illustrated in Fig. 17(c). The enhancement in EQE of micro-LEDs with ALD sidewall passivation is primarily due to the reduction in Shockley–Read–Hall (SRH) non-radiative recombination. The ALD treatment improves surface quality by passivating defects and reducing surface states, which are significant contributors to non-radiative recombination, particularly in smaller devices. This leads to more efficient carrier recombination and higher light output. The uniform passivation provided by ALD reduces surface states and defects, which are more pronounced in smaller devices due to their higher surface-to-volume ratios.116 Consequently, micro-LEDs treated with ALD maintain higher efficiency and brightness, which is crucial for applications that require high-resolution displays and precise lighting control. Specifically, the ALD-treated devices show a significant improvement in surface recombination velocity, reducing it from 1026 cm s−1 to 551.3 cm s−1, which translates into a 73.47% enhancement in EQE for 5 μm devices and 66.72% for 10 μm devices. Fig. 17 Applications of ALD in LED enhancement. (a) Schematic diagram of a red micro-LED with an ALD-applied SiO2 sidewall passivation layer.115 (b) Integrated spectral intensities for samples treated with ALD and PECVD at high/low current densities.115 (c) Output power density comparisons for micro-LEDs of dimensions 5 × 5 μm2 and 10 × 10 μm2, with and without ALD sidewall treatments, including peak EQE.116 (d) Comparison of emission lifetimes in OLED panels with and without Al2O3 ALD encapsulation, illustrating the durability advantages of ALD.117 Furthermore, ALD offers substantial advantages in the passivation and encapsulation of LED and OLED devices. Its ability to produce high-quality, conformal films ensures enhanced current densities, output power, and EQE in micro-LEDs, as well as extended emission lifetimes in OLED panels, as shown in Fig. 17(d). The EQE enhancement for micro-LEDs treated with ALD sidewall passivation was significant, with improvements of up to 73.47% for 5 μm devices and 66.72% for 10 μm devices. Additionally, ALD-treated OLED panels showed little to no degradation in luminance intensity over extended periods, demonstrating the effectiveness of ALD in maintaining device performance.117 3.2.3.2 ALD in microelectronics and semiconductor applications. As device dimensions decrease, conventional materials and fabrication methods encounter limitations, necessitating the development of advanced solutions such as ALD. In the case of FinFETs, a 3D gate is used to replace planar grids, improving device density and performance, as presented in Fig. 18(a). ALD enables the uniform coating of advanced 3D gate structures with high-k dielectrics such as HfO2, achieving an equivalent oxide thickness (EOT) of around 1 nm.121 This results in a reduction of leakage current density from approximately 10−6 A cm−2 to 10−9 A cm−2 and an 85% retention of universal SiO2 mobility, significantly enhancing gate control, reducing leakage, and improving overall efficiency and scalability. Additionally, the stability of threshold voltage under stress conditions is maintained within ±5%, ensuring reliable device operation. Fig. 18 Applications of ALD in microelectronics and semiconductors. (a) Evolution of transistor design concepts from planar to CFET structures. (b) The fabrication of flexible ZnO thin-film transistors on plastic substrates using a low-temperature ALD process.118 (c) The qualifying criteria for barrier and liner layers.119 (d) Transfer characteristics of the ZnO TFTs before and after being passivated with various ALD films.120 In the field of microelectronics and semiconductors, ALD is pivotal for depositing high-k dielectric materials such as hafnium oxide (HfO2) and aluminum oxide (Al2O3). These high-k materials are characterized by their ability to provide higher capacitance densities compared to traditional silicon dioxide, which is essential for scaling down transistor sizes without increasing leakage currents.122 Specifically, HfO2 and Al2O3 exhibit excellent insulating properties, with a high-k, which enhances gate capacitance while maintaining low equivalent oxide thickness.123 This results in improved gate control and reduced power consumption in transistors. Moreover, their thermal stability and compatibility with silicon processes make them ideal for use in advanced semiconductor devices.124Fig. 18(b) illustrates the effective thermal conductivity of Al2O3, HfO2, and TiO2 films with varying thicknesses between 1 and 10 nm, demonstrating their ability to maintain insulating properties across different scales, further contributing to reduced leakage currents and enhanced transistor performance.118 These high-k materials replace traditional silicon dioxide, reducing gate leakage currents and enhancing capacitance, thereby maintaining device performance at smaller scales. In advanced memory devices such as dynamic random-access memory (DRAM) and NAND flash, the requirement for uniform trench structures and precise capacitor fabrication is critical. For DRAM capacitors, ALD is essential for depositing ultra-thin, conformal layers of HfO2, which increases capacitance density by up to 30% while reducing leakage currents to 10−9 A cm−2. In NAND flash, ALD ensures uniform oxide–nitride–oxide (ONO) stack deposition, which significantly enhances memory retention and reliability, particularly in high-temperature environments. ALE further improves trench profiles, achieving sidewall smoothness within 1 nm, essential for minimizing variability in memory cell performance.125 ALD facilitates the deposition of high-k materials with exceptional uniformity, achieving a 20–30% increase in memory density and reducing leakage currents to levels below 10−8 A cm−2. ALE complements this process by creating precise trenches with minimal variability. Trenches fabricated via ALE exhibit depth uniformity exceeding 98%, which ensures consistent electrical performance and enhances capacitor reliability. Furthermore, ALD plays a crucial role in the formation of metal gate electrodes. This transition from polysilicon gates to metal gates is essential for reducing gate resistance and enhancing transistor speed. Materials such as titanium nitride (TiN) and tantalum nitride (TaN), deposited via ALD, ensure uniform coverage over complex 3D structures, such as the fin structures in FinFETs.126 This uniformity forms effective gate electrodes that reduce the gate resistance and thus improve the overall speed and efficiency of the transistor. In integrated circuits, ALD is vital for creating effective barrier and liner layers for copper interconnects, preventing copper diffusion into surrounding materials, which is critical for circuit reliability.119,127Fig. 18(c) summarizes the qualifying criteria for barrier and liner layers, as well as process-related issues affecting surrounding materials and structures. By reducing barrier/liner thickness to sub-nanometer levels, ALD enables a 15% increase in copper volume, thereby lowering line resistance and improving conductivity. Devices utilizing ALD-deposited barrier layers demonstrate a 25% reduction in leakage current, enhancing reliability and scalability for advanced nodes. The conformity in high aspect ratio features is crucial for the integrity of these interconnects, and ALD’s precision is particularly effective here. For instance, ALD’s application in depositing semiconductor materials such as indium gallium zinc oxide (IGZO) for thin-film transistors (TFTs) enables significant improvements in device performance.128 IGZO deposited via ALD achieves higher electron mobility, typically exceeding 10 cm2 V−1 s−1, compared to traditional amorphous silicon TFTs, which generally exhibit mobilities around 1 cm2 V−1 s−1.129 This increase in mobility directly enhances the switching speed and overall performance of advanced display technologies. The uniform deposition capability of ALD ensures consistent electrical properties across large areas and complex structures, which is critical for the development of flexible and large-area electronics. Furthermore, ALD’s low-temperature deposition, often below 200 °C, preserves the integrity of flexible and wearable electronics by preventing damage to sensitive substrates, which might occur at higher temperatures.130 For example, ZnO TFTs fabricated on plastic substrates using low-temperature ALD show high transparency (over 85%) and robust electrical performance, with on/off ratios exceeding 106, as illustrated in Fig. 18(d). This capability underscores ALD’s potential in advancing high-performance, flexible electronic devices by maintaining material properties while ensuring mechanical flexibility.120 Overall, the role of ALD in semiconductor fabrication is expected to grow as the demand for smaller, more efficient electronic devices increases. ALD’s ability to deposit thin, uniform films with precise control over composition and thickness makes it an essential tool for ongoing innovations in semiconductor technology. Emerging applications, such as 3D ICs and advanced memory devices, also benefit from ALD’s precision and uniformity.131 In summary, ALD plays a crucial role in the advancement of transistor technology. For example, ALD ensures conformal coating of TSVs, achieving a 95% improvement in vertical integration efficiency, while ALE provides precise etching with minimal sidewall damage. These advancements support the ongoing miniaturization and diversification of electronic devices. In 3D ICs, ALD enables the deposition of high-k dielectrics for TSV insulation, achieving leakage current reductions to levels below 10−8 A cm−2 and ensuring consistent capacitance values across high-aspect-ratio structures.132 This capability enhances the reliability of interconnects, reducing failure rates by over 20%. Additionally, ALE’s atomic-scale precision allows for the etching of TSVs with depth uniformity exceeding 98%, critical for maintaining signal integrity in multi-layer chip designs. 3.2.3.3 ALD in environmental and energy domains. In addition to the applications mentioned above, ALD is highly effective for depositing functional layers on specific surfaces. In photovoltaics, ALD enhances solar cell performance and durability by reducing surface recombination through passivation layers at rear silicon surfaces. Typically made of Al2O3 or TiO2, these layers decrease surface recombination velocities and increase efficiency, as shown in Fig. 19(a).133 The incorporation of an ultrathin Al2O3 layer at the perovskite/PEDOT interface resulted in an increase in power conversion efficiency from 9.6% to 11.2%. This enhancement is attributed to a reduction in charge recombination and improved passivation provided by the ALD layer. Additionally, the ALD-treated devices exhibited an increase in open-circuit voltage from 0.85 V to 0.91 V and an improvement in the fill factor from 0.59 to 0.65. The passivation mechanism involves chemical passivation, which reduces surface defect states, and field-effect passivation, which repels charge carriers away from the surface.137,138 For example, Al2O3 layers introduce negative fixed charges that repel electrons, thereby reducing electron–hole recombination. ALD is also utilized in thin-film and perovskite solar cells to achieve precise control over layer thickness and composition, optimizing device architecture and stability. This uniformity is essential for maintaining the structural and functional integrity of solar cells under environmental stressors such as moisture and temperature variations. Fig. 19 Applications of ALD in environmental and energy domains. (a) Passivation layers of Al2O3 deposited via ALD in perovskite solar cells.133J–V curves of the champion perovskite devices with and without the ALD Al2O3 layer at the perovskite/PEDOT interface, along with stabilized power output (SPO) measurements of the respective devices. (b) The schematic illustration of synthesis of a single-atom Pd/graphene catalyst via ALD.134 (c) ALD is utilized to fabricate core/shell structures in drug delivery systems, establishing a correlation between the fine particle fraction and interparticle force following extended storage.135 (d) ALD coatings can protect Fe3O4 nanoparticles from oxidation and provide a controlled surface for functionalization.136 Catalysis is another area where ALD has made substantial contributions. ALD enables the deposition of catalytic materials with atomic precision, facilitating the creation of highly active and stable catalysts. For instance, ALD can be used to deposit noble metal nanoparticles, such as platinum or palladium, on high-surface-area supports, resulting in catalysts with a high dispersion of active sites essential for catalytic reactions.112 A notable example involves the fabrication of atomically dispersed Pd on graphene using ALD, as illustrated in Fig. 19(b). In the selective hydrogenation of 1,3-butadiene, the single-atom Pd1/graphene catalyst demonstrated approximately 100% butene at 95% conversion.134 The high performance is attributed to changes in the adsorption mode of 1,3-butadiene and the enhanced steric effect on the isolated Pd atoms. Furthermore, ALD allows for the engineering of core–shell structures, enhancing catalytic activity and selectivity, while also improving stability and resistance to sintering and poisoning.139 These attributes are particularly valuable in applications such as automotive exhaust treatment, hydrogen production, and chemical synthesis. In the field of biomedicine, ALD’s precise control over film properties has been harnessed for a variety of applications. One prominent example is the use of ALD to create biocompatible coatings for medical implants.140 These coatings, often made of materials such as titanium dioxide or hydroxyapatite, enhance the integration of implants with biological tissues, reduce the risk of infection, and improve the overall biocompatibility of the device. Additionally, ALD is utilized in the development of drug delivery systems. The as-deposited ceramic films exhibited no cytotoxicity in the human cell culture environment. By coating nanoparticles with ALD films, it is possible to precisely control the release rates of therapeutic agents, enhance the stability of the drug formulations, and target specific tissues or cells. Fig. 19(c) displays the implementation of ceramic ALD films such as SiO2, TiO2, and Al2O3, which significantly increased the fine particle fraction of budesonide.135 In the study, the implementation of ceramic ALD films such as SiO2, TiO2, and Al2O3 on budesonide particles significantly increased the fine particle fraction (FPF) by approximately 2.3 times for SiO2 and Al2O3 and 1.9 times for TiO2, after 10 ALD cycles. This indicates high drug loading and improved cell viability. This precision is crucial for maximizing the therapeutic efficacy while minimizing side effects. Moreover, magnetic nanoparticles show promise in magnetic resonance imaging, hyperthermia treatment, and targeted drug delivery, as depicted in Fig. 19(d). The enhanced stability and biocompatibility provided by ALD coatings make these magnetic nanoparticles more effective for clinical applications. In addition to its applications in LEDs, transistors, photovoltaics, catalysis, and biomedicine, ALD is also crucial in other fields such as energy storage and environmental protection. For energy storage, ALD improves battery electrodes and electrolyte interfaces, resulting in increased capacity, stability, and lifespan in lithium-ion batteries. In environmental protection, ALD is utilized to create advanced materials for gas separation and water purification, offering solutions for cleaner air and water. The precision and versatility of ALD enable it to address complex challenges across these diverse fields. In this chapter, the application of thin-film deposition techniques, in particular ALD, to the fabrication of modern semiconductors is explored in depth, as ALD stands out for its ability to precisely control the thickness and composition of thin films at the atomic level and has become a key method for realizing high-performance and high-reliability device fabrication. The principles of ALD, the development of AS-ALD, and its wide range of applications in optoelectronics, semiconductors, and energy technologies are described in detail, showing unparalleled advantages in increasing the efficiency of optoelectronic devices, optimizing high-k dielectric layers and metal gate electrodes, and improving the performance of batteries and fuel cells. Overall, this chapter demonstrates ALD as an advanced method in current thin-film deposition techniques, whose remarkable versatility and precision have led to its expanding range of applications in modern technology. 4. Conclusions The future of ALD, ALE, and NBE technologies is promising as ongoing advancements continue to address the evolving demands of semiconductor manufacturing. Numerous optimization strategies have been employed to enhance their precision and efficiency. In particular, controlling deposition thickness in ALD, achieving atomic-level etching with ALE, and minimizing surface damage through NBE have proven crucial for improving device performance. Geometrical parameters such as layer thickness, etch depth, and surface passivation have significant impacts on device reliability and durability. Addressing thermal management, particularly in high-power applications, becomes essential as devices scale further. Future efforts could explore the use of more thermally conductive substrates and the refinement of etching profiles to minimize defects and improve device performance. Additionally, optimizing contact technologies to reduce resistance and ensure smooth surface morphology will be critical. Looking ahead, further research should focus on enhancing the uniformity and precision of these processes for advanced applications in micro-LEDs, high-speed communications, and optoelectronics. Future research should consider the performance capabilities of ALD, ALE, and NBE technologies to promote the development of next-generation semiconductor devices.Data availability No new data were generated or analysed in the course of this study. This review is based on previously published data, which are fully cited in the manuscript.Conflicts of interest There are no conflicts to declare. References T. Wei, Z. Han, X. Zhong, Q. Xiao, T. Liu and D. Xiang, iScience, 2022, 25, 105160 CrossRef CAS PubMed. R. D. Miller, Science, 1999, 286, 421–423 CrossRef CAS. M. Krishnan and M. Lofaro, in Advances in Chemical Mechanical Planarization (CMP), Elsevier, 2016, pp. 27–46 Search PubMed. S. Wang, Y. Sun, F. Dong, L. Xue, R. Li, C. Sheng and S. Liu, In 2021 IEEE 23rd Electronics Packaging Technology Conference (EPTC), 2021, pp. 524–529 Search PubMed. D. M. Fleetwood, IEEE Trans. Nucl. Sci., 2021, 68, 509–545 CAS. Y. Zhang, A. Zubair, Z. Liu, M. Xiao, J. Perozek, Y. Ma and T. Palacios, Semicond. Sci. Technol., 2021, 36, 054001 CrossRef CAS. H. Chiang, T. Chen, J. Wang, S. Mukhopadhyay, W. Lee, C. Chen, W. Khwa, B. Pulicherla, P. Liao and K. Su, In 2020 IEEE Symposium on VLSI Technology, 2020, pp. 1–2 Search PubMed. A. K. Gundu and V. Kursun, IEEE Trans. Electron Devices, 2022, 69, 922–929 CAS. H. Abe, M. Yoneda and N. Fujiwara, Jpn. J. Appl. Phys., 2008, 47, 1435 Search PubMed. M. Shearn, X. Sun, M. D. Henry, A. Yariv and A. Scherer, Semicond. Technol., 2010, 27, 81–105 Search PubMed. K. Nojiri, Dry Etching Technology for Semiconductors, Springer, 2015 Search PubMed. B. Wu, A. Kumar and S. Pamarthy, J. Appl. Phys., 2010, 108, 051101 CrossRef. K. Racka-Szmidt, B. Stonio, J. Żelazko, M. Filipiak and M. Sochacki, Materials, 2021, 15, 123 Search PubMed. D. Zhuang and J. Edgar, Mater. Sci. Eng., R, 2005, 48, 1–46 CrossRef. J. L. Weyher and J. J. Kelly, Springer Handbook of Crystal Growth, 2010, 1453–1476 Search PubMed. J. Weyher, P. Brown, J. Rouviere, T. Wosinski, A. Zauner and I. Grzegory, J. Cryst. Growth, 2000, 210, 151–156 Search PubMed. B. Ozdemir, M. Kulakci, R. Turan and H. E. Unalan, Nanotechnology, 2011, 22, 155606 CrossRef PubMed. M. Theunissen, J. Appels and W. Verkuylen, J. Electrochem. Soc., 1970, 117, 959 CrossRef CAS. P. A. Kohl, IBM J. Res. Dev., 1998, 42, 629–638 CAS. S. Randolph, J. Fowlkes and P. Rack, Crit. Rev. Solid State Mater. Sci., 2006, 31, 55–89 CrossRef CAS. P. G. Glöersen, J. Vac. Sci. Technol., 1975, 12, 28–35 CrossRef. R. Shul, G. McClellan, S. Casalnuovo, D. Rieger, S. Pearton, C. Constantine, C. Barratt, R. Karlicek, C. Tran and M. Schurman, Appl. Phys. Lett., 1996, 69, 1119–1121 CrossRef CAS. H. Jansen, H. Gardeniers, M. de Boer, M. Elwenspoek and J. Fluitman, J. Micromech. Microeng., 1996, 6, 14 CrossRef CAS. C. Cardinaud, M.-C. Peignon and P.-Y. Tessier, Appl. Surf. Sci., 2000, 164, 72–83 Search PubMed. F. Houle, Appl. Phys. A: Mater. Sci. Process., 1986, 41, 315–330 Search PubMed. K. J. Kanarik, T. Lill, E. A. Hudson, S. Sriraman, S. Tan, J. Marks, V. Vahedi and R. A. Gottscho, J. Vac. Sci. Technol., A, 2015, 33, 020802 Search PubMed. K. Endo, S. Noda, M. Masahara, T. Kubota, T. Ozaki, S. Samukawa, Y. Liu, K. Ishii, Y. Ishikawa and E. Sugimata, IEEE Trans. Electron Devices, 2006, 53, 1826–1833 CAS. W. Lu, Y. Lee, J. Murdzek, J. Gertsch, A. Vardi, L. Kong, S. M. George and J. A. del Alamo, In 2018 IEEE International Electron Devices Meeting (IEDM), 2018, p. 39 Search PubMed. K. Ishikawa, K. Karahashi, T. Ishijima, S. I. Cho, S. Elliott, D. Hausmann, D. Mocuta, A. Wilson and K. Kinoshita, Jpn. J. Appl. Phys., 2018, 57, 06JA01 Search PubMed. E. Liu, J. Li, N. Zhou, R. Chen, H. Shao, J. Gao, Q. Zhang, Z. Kong, H. Lin and C. Zhang, Nanomaterials, 2023, 13, 2127 Search PubMed. H. H. Radamson, H. Zhu, Z. Wu, X. He, H. Lin, J. Liu, J. Xiang, Z. Kong, W. Xiong and J. Li, Nanomaterials, 2020, 10, 1555 Search PubMed. C. T. Carver, J. J. Plombon, P. E. Romero, S. Suri, T. A. Tronic and R. B. Turkot, ECS J. Solid State Sci. Technol., 2015, 4, N5005 Search PubMed. D. S. Kim, J. B. Kim, D. W. Ahn, J. H. Choe, J. S. Kim, E. S. Jung and S. G. Pyo, Electron. Mater. Lett., 2023, 19, 424–441 Search PubMed. M. M. Hussain, S.-C. Song, J. Barnett, C. Y. Kang, G. Gebara, B. Sassman and N. Moumen, IEEE Electron Device Lett., 2006, 27, 972–974 CAS. K. J. Kanarik, S. Tan and R. A. Gottscho, J. Phys. Chem. Lett., 2018, 9, 4814–4821 Search PubMed. A. H. B. Yassin, PhD thesis, Osaka University, 2020. S. M. George, Acc. Chem. Res., 2020, 53, 1151–1160 CrossRef CAS PubMed. G. Yuan, N. Wang, S. Huang and J. Liu, In 2016 17th International Conference on Electronic Packaging Technology (ICEPT), 2016, pp. 1365–1368 Search PubMed. S. D. Sherpa and A. Ranjan, J. Vac. Sci. Technol., A, 2017, 35, 01A102 Search PubMed. C. Li, D. Metzler, C. S. Lai, E. A. Hudson and G. S. Oehrlein, J. Vac. Sci. Technol., A, 2016, 34, 041307 Search PubMed. C. Fang, Y. Cao, D. Wu and A. Li, Prog. Nat. Sci.:Mater. Int., 2018, 28, 667–675 CrossRef CAS. X.-H. Wang, L.-T. Xu and T. Cheng, In 2023 China Semiconductor Technology International Conference (CSTIC), 2023, pp. 1–2 Search PubMed. N. Miyoshi, H. Kobayashi, K. Shinoda, M. Kurihara, T. Watanabe, Y. Kouzuma, K. Yokogawa, S. Sakai and M. Izawa, Jpn. J. Appl. Phys., 2017, 56, 06HB01 Search PubMed. S. Ruel, P. Pimenta-Barros, F. Le Roux, N. Chauvet, M. Massardier, P. Thoueille, S. Tan, D. Shin, F. Gaucher and N. Posseme, J. Vac. Sci. Technol., A, 2021, 39, 022601 CrossRef CAS. F. Du, Y. Jiang, Z. Wu, H. Lu, J. He, C. Tang, Q. Hu, K. Wen, X. Tang and H. Hong, Crystals, 2022, 12, 722 CrossRef CAS. A. Fischer and T. Lill, Phys. Plasmas, 2023, 30, 080601 Search PubMed. A.-C. Liu, P.-T. Tu, H.-C. Chen, Y.-Y. Lai, P.-C. Yeh and H.-C. Kuo, Micromachines, 2023, 14, 1582 CrossRef PubMed. X. Li, P. Ma, X. Ji, T. Wei, X. Tan, J. Wang and J. Li, J. Semicond., 2018, 39, 113002 Search PubMed. T.-Y. Yang, H.-Y. Huang, Y.-K. Liang, J.-S. Wu, M.-Y. Kuo, K.-P. Chang, H.-T. Hsu and E.-Y. Chang, IEEE Electron Device Lett., 2022, 43, 1629–1632 CAS. Y. Zhang, S. Huang, K. Wei, S. Zhang, X. Wang, Y. Zheng, G. Liu, X. Chen, Y. Li and X. Liu, IEEE Electron Device Lett., 2020, 41, 701–704 CAS. M. Meneghini, C. De Santi, I. Abid, M. Buffolo, M. Cioni, R. A. Khadar, L. Nela, N. Zagni, A. Chini and F. Medjdoub, J. Appl. Phys., 2021, 130, 181101 CrossRef CAS. J. Wei, S. Liu, B. Li, X. Tang, Y. Lu, C. Liu, M. Hua, Z. Zhang, G. Tang and K. J. Chen, IEEE Electron Device Lett., 2015, 36(12), 1287–1290 CAS. I.-H. Hwang, H.-Y. Cha and K.-S. Seo, Coatings, 2021, 11, 268 CrossRef CAS. F. Hemmi, C. Thomas, Y. C. Lai, A. Higo, A. Guo, S. Warnock, J. A. del Alamo, S. Samukawa, T. Otsuji and T. Suemitsu, Phys. Status Solidi A, 2017, 214, 1600617 CrossRef. B. Park, K. Min, H. Lee, J. Bae, D. Kim and G. Yeom, J. Vac. Sci. Technol., B: Microelectron. Nanometer Struct.-Process., Meas., Phenom., 2007, 25, 295–298 CrossRef CAS. D. Ohori, T. Fujii, S. Noda, W. Mizubayashi, K. Endo, E.-T. Lee, Y. Li, Y.-J. Lee, T. Ozaki and S. Samukawa, J. Vac. Sci. Technol., A, 2019, 37, 021003 Search PubMed. Z. El Otell, Neutral Beam Etching, Open University, United Kingdom, 2013 Search PubMed. Y.-K. Lin, S. Noda, H.-C. Lo, S.-C. Liu, C.-H. Wu, Y.-Y. Wong, Q. H. Luc, P.-C. Chang, H.-T. Hsu and S. Samukawa, IEEE Electron Device Lett., 2016, 37, 1395–1398 CAS. Y.-H. Chen, D. Ohori, M. Aslam, Y.-J. Lee, Y. Li and S. Samukawa, IEEE Open J. Nanotechnol., 2023, 150–155 CAS. S. Samukawa, In 2018 14th IEEE International Conference on Solid-State and Integrated Circuit Technology (ICSICT), 2018, pp. 1–3 Search PubMed. H. Lee, J. Bae, B. Park, J. Jang and G. Yeom, Electrochem. Solid-State Lett., 2007, 10, H161 CrossRef CAS. B. Park, S. Kim, S. Kang, K. Min, S. Park, S. Kyung, H. Lee, J. Bae, J. Lim and D. Lee, J. Phys. D: Appl. Phys., 2008, 41, 024005 CrossRef. D. Ohori, T. Sawada, K. Sugawara, M. Okada, K. Nakata, K. Inoue, D. Sato, H. Kurihara and S. Samukawa, J. Vac. Sci. Technol., A, 2020, 38, 032603 CrossRef CAS. F. Hemmi, C. Thomas, Y.-C. Lai, A. Higo, Y. Watamura, S. Samukawa, T. Otsuji and T. Suemitsu, Solid-State Electron., 2017, 137, 1–5 CrossRef CAS. Y.-H. Hsu, Y.-C. Hsu, C.-C. Lin, Y.-H. Lin, D.-S. Wuu, H.-C. Kuo, S. Samukawa and R.-H. Horng, Mater. Today Adv., 2024, 22, 100496 CrossRef. Y.-Y. Lo, Y.-H. Chen, Y.-C. Hsu, T.-Y. Lee, Y.-Y. Hung, Y.-C. Kao, H.-W. Zan, D.-S. Wuu, H.-C. Kuo and S. Samukawa, Mater. Today Adv., 2024, 22, 100485 CrossRef CAS. A. Shah, H. Schade, M. Vanecek, J. Meier, E. Vallat-Sauvain, N. Wyrsch, U. Kroll, C. Droz and J. Bailat, Prog. Photovoltaics Res. Appl., 2004, 12, 113–142 CrossRef CAS. A. Shah, P. Torres, R. Tscharner, N. Wyrsch and H. Keppner, Science, 1999, 285, 692–698 CrossRef CAS PubMed. S. Trolier-McKinstry and P. Muralt, J. Electroceram., 2004, 12, 7–17 CrossRef CAS. Y. Fu, H. Du, W. Huang, S. Zhang and M. Hu, Sens. Actuators, A, 2004, 112, 395–408 CrossRef CAS. R. Soohoo, IEEE Trans. Magn., 1979, 15, 1803–1805 Search PubMed. J. Gao, X. Luo, F. Fang and J. Sun, Int. J. Extreme Manuf., 2021, 4, 012001 Search PubMed. J. S. Ponraj, G. Attolini and M. Bosi, Crit. Rev. Solid State Mater. Sci., 2013, 38, 203–233 Search PubMed. P. Poodt, D. C. Cameron, E. Dickey, S. M. George, V. Kuznetsov, G. N. Parsons, F. Roozeboom, G. Sundaram and A. Vermeer, J. Vac. Sci. Technol., A, 2012, 30, 010802 Search PubMed. S. Pawar, B. Pawar, J. Kim, O.-S. Joo and C. Lokhande, Curr. Appl. Phys., 2011, 11, 117–161 Search PubMed. P. Nair, M. Nair, V. Garcıa, O. Arenas, Y. Pena, A. Castillo, I. Ayala, O. Gomezdaza, A. Sanchez and J. Campos, Sol. Energy Mater. Sol. Cell., 1998, 52, 313–344 Search PubMed. D. Perednis and L. J. Gauckler, J. Electroceram., 2005, 14, 103–111 CrossRef CAS. L. Znaidi, Mater. Sci. Eng., B, 2010, 174, 18–30 Search PubMed. S. Ilican, Y. Caglar and M. Caglar, J. Optoelectron. Adv. Mater., 2008, 10, 2578–2583 CAS. D. Dastan, S. L. Panahi and N. B. Chaure, J. Mater. Sci.: Mater. Electron., 2016, 27, 12291–12296 CrossRef CAS. M. Stueber, H. Holleck, H. Leiste, K. Seemann, S. Ulrich and C. Ziebert, J. Alloys Compd., 2009, 483, 321–333 CrossRef CAS. J. Musil, P. Baroch, J. Vlček, K. Nam and J. Han, Thin Solid Films, 2005, 475, 208–218 CrossRef CAS. C. Brooks, L. Kourkoutis, T. Heeg, J. Schubert, D. Muller and D. Schlom, Appl. Phys. Lett., 2009, 94, 162905 CrossRef. D. Agarwal, R. Chauhan, A. Kumar, D. Kabiraj, F. Singh, S. Khan, D. Avasthi, J. Pivin, M. Kumar and J. Ghatak, J. Appl. Phys., 2006, 99, 123105 CrossRef. M. Purica, E. Budianu, E. Rusu, M. Danila and R. Gavrila, Thin Solid Films, 2002, 403, 485–488 CrossRef. C. Ahn, J. Lee, H. U. Kim, H. Bark, M. Jeon, G. H. Ryu, Z. Lee, G. Y. Yeom, K. Kim and J. Jung, Adv. Mater., 2015, 27, 5223–5229 CrossRef CAS PubMed. S. T. Tan, B. Chen, X. Sun, W. Fan, H. S. Kwok, X. Zhang and S. Chua, J. Appl. Phys., 2005, 98, 013505 CrossRef. M. Leskelä and M. Ritala, Thin Solid Films, 2002, 409, 138–146 CrossRef. Z. Zhang, P. Yan, Q. Song, H. Chen, W. Zhang, H. Yuan, F. Du, D. Liu, D. Chen and Y. Zhang, Fundam. Res., 2023, 1292–1305 Search PubMed. G. T. Dang, M. W. Allen, M. Furuta and T. Kawaharamura, Jpn. J. Appl. Phys., 2019, 58, 090606 CrossRef CAS. M. Sun, J. Zhang, J. Huang, J. Wang and K. Xu, J. Cryst. Growth, 2016, 436, 62–67 CrossRef CAS. J. Jeong, S.-P. Choi, C. I. Chang, D. C. Shin, J. S. Park, B. Lee, Y.-J. Park and H.-J. Song, Solid State Commun., 2003, 127, 595–597 CrossRef CAS. K. E. Elers, T. Blomberg, M. Peussa, B. Aitchison, S. Haukka and S. Marcus, Chem. Vap. Deposition, 2006, 12, 13–24 CrossRef CAS. J. Lu, J. W. Elam and P. C. Stair, Surf. Sci. Rep., 2016, 71, 410–472 CrossRef CAS. E. Shkondin, O. Takayama, J. M. Lindhard, P. V. Larsen, M. D. Mar, F. Jensen and A. V. Lavrinenko, J. Vac. Sci. Technol., A, 2016, 34, 031605 CrossRef. H.-M. Kim, D.-G. Kim, Y.-S. Kim, M. Kim and J.-S. Park, Int. J. Extreme Manuf., 2023, 5, 012006 CrossRef. M. Leskelä and M. Ritala, Angew. Chem., Int. Ed., 2003, 42, 5548–5554 Search PubMed. R. W. Johnson, A. Hultqvist and S. F. Bent, Mater. Today, 2014, 17, 236–246 Search PubMed. Q. Peng, X.-Y. Sun, J. C. Spagnola, G. K. Hyde, R. J. Spontak and G. N. Parsons, Nano Lett., 2007, 7, 719–722 Search PubMed. J. A. Oke and T.-C. Jen, Int. J. Adv. Des. Manuf. Technol., 2023, 126, 4811–4825 CrossRef. J. Zhang, Y. Li, K. Cao and R. Chen, Nanomanuf. Metrol., 2022, 5, 191–208 CrossRef. P. O. Oviroh, R. Akbarzadeh, D. Pan, R. A. M. Coetzee and T.-C. Jen, Sci. Technol. Adv. Mater., 2019, 20, 465–496 CrossRef PubMed. D. R. Boris, V. D. Wheeler, N. Nepal, S. B. Qadri, S. G. Walton and C. C. R. Eddy, J. Vac. Sci. Technol., A, 2020, 38, 040801 CrossRef CAS. A. J. Mackus, M. J. Merkx and W. M. Kessels, Chem. Mater., 2018, 31, 2–12 CrossRef PubMed. S. K. Song, H. Saare and G. N. Parsons, Chem. Mater., 2019, 31, 4793–4804 CrossRef CAS. H.-B. Kim, J.-M. Lee, D. Sung, J.-H. Ahn and W.-H. Kim, Chem. Eng. J., 2024, 488, 150760 CrossRef CAS. D. Longrie, D. Deduytsche, J. Haemers, P. F. Smet, K. Driesen and C. Detavernier, ACS Appl. Mater. Interfaces, 2014, 6, 7316–7324 CrossRef CAS PubMed. W. L. Gladfelter, Chem. Mater., 1993, 5, 1372–1388 CrossRef CAS. G. Dingemans, N. Terlinden, D. Pierreux, H. Profijt, M. Van de Sanden and W. Kessels, Electrochem. Solid-State Lett., 2010, 14, H1 CrossRef. M. H. Cho, C. H. Choi, H. J. Seul, H. C. Cho and J. K. Jeong, ACS Appl. Mater. Interfaces, 2021, 13, 16628–16640 Search PubMed. J. R. Bakke, K. L. Pickrahn, T. P. Brennan and S. F. Bent, Nanoscale, 2011, 3, 3482–3508 RSC. B. J. O’Neill, D. H. Jackson, J. Lee, C. Canlas, P. C. Stair, C. L. Marshall, J. W. Elam, T. F. Kuech, J. A. Dumesic and G. W. Huber, ACS Catal., 2015, 5, 1804–1825 CrossRef. Y.-W. Yeh, S.-H. Lin, T.-C. Hsu, S. Lai, P.-T. Lee, S.-Y. Lien, D.-S. Wuu, G. Li, Z. Chen and T. Wu, Nanoscale Res. Lett., 2021, 16, 1–14 Search PubMed. M. S. Wong, D. Hwang, A. I. Alhassan, C. Lee, R. Ley, S. Nakamura and S. P. DenBaars, Opt. Express, 2018, 26, 21324–21331 CrossRef CAS PubMed. H.-H. Huang, S.-K. Huang, Y.-L. Tsai, S.-W. Wang, Y.-Y. Lee, S.-Y. Weng, H.-C. Kuo and C.-c. Lin, Opt. Express, 2020, 28, 38184–38195 CrossRef CAS PubMed. T.-Y. Lee, Y.-M. Huang, H. Chiang, C.-L. Chao, C.-Y. Hung, W.-H. Kuo, Y.-H. Fang, M.-T. Chu, C.-I. Wu and C.-c. Lin, Opt. Express, 2022, 30, 18552–18561 Search PubMed. H. Choi, S. Shin, H. Jeon, Y. Choi, J. Kim, S. Kim, S. C. Chung and K. Oh, J. Vac. Sci. Technol., A, 2016, 34, 01A121 Search PubMed. E. A. Scott, J. T. Gaskins, S. W. King and P. E. Hopkins, APL Mater., 2018, 6, 058302 CrossRef. C.-L. Lo, B. A. Helfrecht, Y. He, D. M. Guzman, N. Onofrio, S. Zhang, D. Weinstein, A. Strachan and Z. Chen, J. Appl. Phys., 2020, 128, 080903 CrossRef CAS. Y.-Y. Lin, C.-C. Hsu, M.-H. Tseng, J.-J. Shyue and F.-Y. Tsai, ACS Appl. Mater. Interfaces, 2015, 7, 22610–22617 CrossRef CAS PubMed. Y. Senzaki, K. Choi, P. D. Kirsch, P. Majhi and B. H. Lee, ACS Appl. Mater. Interfaces, 2005, 10(6), 5140–5146 Search PubMed. J. Klootwijk, K. Jinesh, W. Dekkers, J. Verhoeven, F. Van Den Heuvel, H.-D. Kim, D. Blin, M. Verheijen, R. Weemaes and M. Kaiser, IEEE Electron Device Lett., 2008, 29, 740–742 CAS. S. Maikap, H. Lee, T. Wang, P. Tzeng, C. Wang, L. Lee, K. Liu, J. Yang and M. Tsai, Semicond. Sci. Technol., 2007, 22, 884 CrossRef CAS. G. Dingemans, R. Seguin, P. Engelhart, M. v. d. Sanden and W. Kessels, Phys. Status Solidi RRL, 2010, 4, 10–12 CrossRef CAS. J. A. Kittl, K. Opsomer, M. Popovici, N. Menou, B. Kaczer, X. P. Wang, C. Adelmann, M. Pawlak, K. Tomida and A. Rothschild, ECS Trans., 2009, 19, 29 CrossRef CAS. S. C. Heo and C. Choi, Microelectron. Eng., 2012, 94, 11–13 CrossRef CAS. L. G. Wen, P. Roussel, O. V. Pedreira, B. Briggs, B. Groven, S. Dutta, M. I. Popovici, N. Heylen, I. Ciofi and K. Vanstreels, ACS Appl. Mater. Interfaces, 2016, 8, 26119–26125 CrossRef CAS PubMed. J. Sheng, E. J. Park, B. Shong and J.-S. Park, ACS Appl. Mater. Interfaces, 2017, 9, 23934–23940 CrossRef CAS PubMed. J. Sheng, T. Hong, H.-M. Lee, K. Kim, M. Sasase, J. Kim, H. Hosono and J.-S. Park, ACS Appl. Mater. Interfaces, 2019, 11, 40300–40309 CrossRef CAS PubMed. A. K. Bishal, N. D. Anderson, S. K. Ho Hung, J. R. Jokisaari, R. F. Klie, A. Koh, W. Abdussalam, C. Sukotjo and C. G. Takoudis, ACS Appl. Mater. Interfaces, 2020, 12, 44371–44380 CrossRef CAS PubMed. Z. Lin, M. Si and D. Y. Peide, In 2022 IEEE Symposium on VLSI Technology and Circuits (VLSI Technology and Circuits), 2022, pp. 1–2 Search PubMed. K. Chui, I.-T. Wang, F. Che, L. Ji and Z. Yao, In 2019 IEEE 21st Electronics Packaging Technology Conference (EPTC), 2019, pp. 721–724 Search PubMed. D. Koushik, W. J. Verhees, D. Zhang, Y. Kuang, S. Veenstra, M. Creatore and R. E. Schropp, Adv. Mater. Interfaces, 2017, 4, 1700043 CrossRef. H. Yan, H. Cheng, H. Yi, Y. Lin, T. Yao, C. Wang, J. Li, S. Wei and J. Lu, J. Am. Chem. Soc., 2015, 137, 10484–10487 CrossRef CAS PubMed. D. La Zara, F. Sun, F. Zhang, F. Franek, K. Balogh Sivars, J. Horndahl, S. Bates, M. Brannstrom, P. Ewing and M. J. Quayle, ACS Nano, 2021, 15, 6684–6698 CrossRef CAS PubMed. C.-L. Duan, Z. Deng, K. Cao, H.-F. Yin, B. Shan and R. Chen, J. Vac. Sci. Technol., A, 2016, 34, 04C103 CrossRef. D. Menzel, A. Al-Ashouri, A. Tejada, I. Levine, J. A. Guerra, B. Rech, S. Albrecht and L. Korte, Adv. Energy Mater., 2022, 12, 2201109 CrossRef CAS. F. Wang, M. Yang, Y. Zhang, J. Du, S. Yang, L. Yang, L. Fan, Y. Sui, Y. Sun and J. Yang, Nano Res., 2021, 1–7 Search PubMed. Q. Zhang, I. Lee, J. B. Joo, F. Zaera and Y. Yin, Acc. Chem. Res., 2013, 46, 1816–1824 CrossRef CAS PubMed. F. Yang, R. Chang and T. J. Webster, Int. J. Nanomed., 2019, 9955–9970 CrossRef CAS PubMed. Footnote† These authors contributed equally to this work.This journal is © The Royal Society of Chemistry 2025Click here to see how this site uses Cookies. View our privacy policy here.

# data[].attributes.headline
6) 3일차 탐구한 내용

# data[].attributes.subject
6) 3일차 탐구한 내용

# data[].attributes.body
이전에 정리한 텔로미어 길이와 수명 데이터를 바탕으로 수학적인 분석을 본격적으로 진행하였다. 먼저 선형 함수, 지수 함수, 로그 함수 등 다양한 모델을 각각 적용하여 그래프를 그리고, 어떤 함수가 실제 데이터와 가장 비슷하게 맞아떨어지는지를 비교하였다. 이를 통해 텔로미어가 빠르게 줄어들다가 점차 줄어드는 속도가 느려지는 지수 함수 형태가 현실을 잘 설명할 수 있음을 알게 되었다. 또, 미분을 통해 나이에 따른 텔로미어 감소 속도를 수학적으로 표현하는 방법도 탐구하였다. 이 과정을 통해 텔로미어라는 생물학적 개념도 수학적으로 이해하고 해석할 수 있다는 사실이 흥미로웠고, 궁금했던 점들이 조금씩 풀려갔다.

# data[].attributes.headline
6) 3일차 탐구한 내용

# data[].attributes.subject
6) 3일차 탐구한 내용

# data[].attributes.body
본격적인 시뮬레이션 개발을 위해 2일차에 참고한 것과 같은 논문의 내용을 참고하여 개발 툴을 탐색하고 알고리즘을 작성했다.

시뮬레이션을 개발하기 위해 three.js 라는 자바스크립트 기반의 웹 기반 3D 그래픽 엔진을 이용할 것이며, 이를 위한 알고리즘은 다음과 같다. (실험 환경은 진공 에서 진행함을 가정함)

1. ray 생성(방향 벡터, 광원의 위치 등의 초기 설정값 주입)

2. 매질 생성(굴절률과 같은 고유한 값 주입)

3. 매질과 Ray의 접촉 시 입사각에 대한 반사각 계산 후 발산.

4. 굴절에 따른 빛의 경로 왜곡 계산 및 적용

5. 굴절에 다른 발산 계산 및 적용

# data[].attributes.headline
6) 3일차 탐구한 내용

# data[].attributes.subject
6) 3일차 탐구한 내용

# data[].attributes.body
'나는 대한민국의 물리치료사다-이문학' 이라는 책에 대해 알아보았다. 대한민국의 물리치료사로 살아가며 일어난 이야기와 느낀점과 동기부여에 관해 소개 해주는 책이다. 내가 만약 물리치료사가 된다면 어떨지 어떤 판단을 내리고 환자마다의 어떤 치료법을 선택할것인지 고민하게 되었고 여러 치료법들과 사용법에 대해 알려주는 책이다. 이 책을 선정하기전에도 다른 여러 책들을 찾아보며 어떤 것이 있을지 알아보았지만, 이 책이 가장 앞으로 내가 물리치료사가 된다면 어떤 소감을 가지게 될지 고민하게 만들어 주는 책이었고. 다른 사람들은 어떨지에 대해 자세히 알려주고 여러 기구 사용법을 알려주는데 과연 그 기구들은 어떻게 만들어질까? 라는 궁금증을 유발하여 다른 매계체 에서도 찾아볼수 있었던 유익한 경험이 되었다.

# data[].attributes.headline
6) 3일차 탐구한 내용

# data[].attributes.subject
6) 3일차 탐구한 내용

# data[].attributes.body
온도변화에 따른 전기회로에서의 물리량 변화를 서술하는 것이 3일차의 목표였다. 입자의 뜨겁고 차가운 정도를 수로 나타낸 것을 온도라고 하는데, 온도에 따라 도체의 열진동이 변화하게 된다. 온도가 증가하면 도선에 저항이 증가하며 감소하면 저항이 감소한다. 가장 쉽게 받아들여질수 있는 예로 초전도체가있다. 이 기본개념에서 많은 관찰의 결과로 만들어진 것은 R=R0(1+a.t변화량)라는 식인데, 이것을 수학적 관점으로 해석하고자 하였다. 첫 번째로, 이 식을 온도 T에 대해 미분하면, dR/dT는 온도가 1도 증가할 때, 저항이 얼마나 변하는지 나타낸다. R0a는 변화율, 즉 저항의 기울기인데, 선형함수이므로 일정하다, 즉 온도가 올라가면 저항도 비례해서 올라가는 것이다. 반대로 미분의 반대는 적분이므로 dR/dT를 온도T에대해 적분하면, 저항의 누적 변화량을 알 수 있다. 미분과 적분을 이용하여 온도변화에 따른 저항 변화를 더 수학적으로 분석할 수 있었다.

# data[].attributes.headline
6) 3일차 탐구한 내용

# data[].attributes.subject
6) 3일차 탐구한 내용

# data[].attributes.body
양자암호는 양자역학의 원리를 이용해 통신 과정에서 외부의 해킹이나 도청 시도를 실시간으로 감지할 수 있다는 점이 가장 큰 장점으로 꼽힌다. 예를 들어, 양자키분배(QKD) 방식에서는 누군가가 송수신되는 빛(광자)에 접근해 정보를 빼내려고 하면 광자의 양자상태가 변화해 즉시 오류가 발생한다. 이로 인해 송신자와 수신자는 도청이나 해킹 시도를 바로 알아차릴 수 있다. 이런 특성 덕분에 기존 암호 방식보다 한층 더 높은 수준의 보안성을 확보할 수 있으며, 실제 금융권과 군사·공공기관 등 보안이 중요한 분야에서 양자암호가 적극 도입되고 있다.

양자암호의 가장 큰 한계 중 하나는 구현 비용이 높다는 점이다. 양자암호 시스템을 구축하려면 특수한 광통신 장비와 정교한 제어 기술이 필요해 설치와 운용 비용이 기존 암호 시스템보다 크다. 또한, 광자 신호가 멀리 이동할수록 손실이 커져서 장거리 통신에서는 안정적으로 동작하기가 어렵다. 이를 극복하기 위해 중계 기술이나 위성 기반 양자통신 등이 연구되고 있지만, 아직 대규모 상용화에는 물리적·기술적 한계가 존재한다. 실제로 양자암호 네트워크가 적용된 구간도 대부분 주요 거점 간으로 한정되어 있고, 일상적 범용 서비스에는 도입이 제한적이

# data[].attributes.headline
6) 3일차 탐구한 내용

# data[].attributes.subject
6) 3일차 탐구한 내용

# data[].attributes.body
어제 도출된 설문의 결과와 다양한 학술 자료를 종합하여 탐구활동을 종합해보는 시간을 가졌다. 디지털기술에서 소외되고 있는 인간의 정체성 문제에 관심을 가지고 이를 정보+국어과목에서 배운 내용들을 확장하여 나의 생각을 정리하는 PPT자료를 제작하고 있는 중이다. 현재 발표자료의 목차와 대략적인 근거가 되는 내용을 조직하였으며 내일 나의 주장을 명확히 할 수 있는 자료를 보완하여 융합적인 사고를 돕는 발표자료를 제작하려 한다.

# data[].attributes.headline
8) 세특에 반영되었으면 하는 내용(500자 미만으로 작성)

# data[].attributes.subject
8) 세특에 반영되었으면 하는 내용(500자 미만으로 작성)

# data[].attributes.body
(예시) 자율적 교육과정'누가 미래를 책임질 것인가' 프로젝트에 참여하여 '❶’ 주제를 선정하고 스스로 ❹핵심 질문(~, ~, ~)을 만들어 답을 찾는 탐구활동을 수행함. 이를 위해 ❻~,~,~,~, 등의 핵심 키워드로 자료를 조사함. ❼참고도서(~, ~, ~) 책을 읽고, ❽독서활동을 통해~, ❾조사 및 사례 분석~ 등을 학습함. ❿나만의 특색 활동/ 해결 방안으로 ~를 제안함.

# data[].attributes.body
3D반도체의 발전가능성과 미래사회에서의 필요성에 대해 조사하였다.

발전가능성.

3D반도체는 기존의 2D(평면형) 반도체 구조의 한계를 뛰어넘기 위해 고안된 기술이다. 평면구조에서는 더 이상 트랜지스터의 집적도를 높이기 어려워지면서 전력소모와 발열, 신호 지연 등의 문제가 두드러져 이에, 칩을 수직으로 쌓는 3차원구조. 즉 3D반도체구조가 개발되었다. 3D반도체 기술은 다음과 같이 크게 네 분야로 발전되고 있다

1. TSV(칩 간 전기적 연결을 가능케하는 기술, 짧은거리로 신호가 전달되기에 속도는 빠르고 전력소비는 줄어든다)를 통한 칩 간 수직연결 기술

2. 이기종 집적(서로 다른기능, 재료, 공정기술, 구조 등을 가진 칩이나 소자를 하나의 패키지(칩 보호, 외부와 전기적으로 연결되도록 하는 외형구조) 또는 시스템으로 통합하는 기술. 기존의 단일 칩 집적이 공정기술의 한계를 맞아 개발비용 증가등의 문제로 발전이 어려워지고 있기에 이러한 방식 개발)

3. 고대역폭 메모리(데이터 전송량 기존의 수배 이상, 전력손실감소, 같은면적 대비 큰 용량). 3D낸드(동일 칩 크기에서 수십~수백 배 많은데이터 저장 , 칩 수는 줄이고 용량은 늘려 원가경쟁력 상승, 수명과 신호 전달 속도 상승)등 실용화제품 성능 향상

4. 신소재 + 3D구조 융합(= 신소재인 갈륨나이트 실리콘 카바이드는 전력효율, 고온에 강함, 고속 스위칭에 좋은소재이고 3D는 공간절약, 성능향상, 기능통합을 가능하게 하기에 둘을 융합하면 칩 간 연결거리 감소, 에너지 손실 감소, 전력 효율, 속도 향상, 전체 시스템 경량화+효율상승 의 효과가 나타난다)

미래사회에서의 필요성.

미래사회는 초연결, 초지능화 사회로 전환되고 있고 그 중심에 막대한 양의 데이터 처리기술이 있을 것으로 예상된다. 기존의 2D(평면) 반도체 구조로는 이 데이터를 실시간으로 처리하기 어려워질것으로 예상되기에 미래산업의 전반적인 모든 곳에서3D반도체는 필수적일 것으로 예상할 수 있다.

# data[].attributes.body
함수 모델 분석을 바탕으로 텔로미어 길이가 짧을수록 수명이 줄어들 수 있다는 경향을 수학적으로 설명할 수 있음을 확인하며 탐구를 마무리하였다. 물론 수명은 텔로미어 외에도 다양한 요인의 영향을 받기 때문에 단일한 수학식으로 완벽히 설명할 수는 없지만, 일정한 패턴을 파악하는 데는 매우 유용하다는 것을 알게 되었다. 또한 이 과정에서 생명현상을 수학적으로 표현하는 능력을 기를 수 있었고, 과학과 수학이 서로 연결될 수 있다는 점이 흥미로웠다. 이번 탐구를 통해 처음에 가졌던 궁금증을 스스로의 방식으로 해결해보는 경험을 하였다. 이처럼 텔로미어를 복구하는 기술이나 질병의 작용을 수학적으로 모델링하는 확장 탐구를 통해 생명현상의 이면을 깊이 있게 이해할 수 있었다. 앞으로는 노화 방지 기술, 유전자 조작 등과의 연관성도 탐구해보고 싶다.

# data[].attributes.body
three.js 를 통해 빛의 반사, 굴절, 발산을 나타낸 결과. 매질에 따른 굴절이 잘 나타나고 있으며 표시한 부분에서 굴절에 의한 발산이 또렷이 나타나고 있다.

이를 통해 빛의 이동의 수학적 표현과, 시뮬레이션 제작에 성공했다.

# data[].attributes.body
논문 '스포츠 물리치료에서의 스트레칭의 개념 및 발달 과정 '

-원광보건대학교 물리치료과 (장정훈,정동혁)

-대구 대학교 재활과학대학 물리치료학과(박래준)

이 논문을 찾아보며 스포츠 물리치료의 기구들과 아파서 오는 대부분 사람들의 기준, 사람의 근육 조직을 통하여 움직임에 따라 달라지는 경우에 대해 자세하게 알려주고 있고 물리치료 기구들이 만들어지면서 사용법과 사람마다의 올바른 처방법 기초에 대해 자세히 설명해주고 있어서 물리치료에 대해 자세히 모르는 사람도 이해하기 쉽게 설명하여 주고 있어서 굉장히 흥미있고 재미있게 읽은 논문이었던것 같다. 물리치료를 생각하고 있다면 기초적 밑바탕으로 읽어보는것을 추천할 정도로 기구 하나하나 자세하게 설명해주고 있다.

# data[].attributes.body
양자암호는 앞으로 금융, 통신, 국방, 의료, 공공기관 등 개인정보와 기밀성이 중요한 분야에 더욱 폭넓게 적용될 것으로 전망된다. 예를 들어 초고속 6G 이동통신, 스마트팩토리, 자율주행차, 원격의료와 같은 첨단 산업에서는 해킹 방지와 정보 보호가 핵심이기 때문에 양자암호가 점차 필수 기술로 자리잡을 가능성이 높다. 특히, 정부와 기업이 협력해 전국 규모의 양자암호 통신망을 구축하는 사업도 본격적으로 추진되고 있다.

< 국내외 정책 변화 및 사회적 파급효과

최근 한국, 미국, 중국, EU 등 주요 국가들은 양자암호와 양자통신 기술의 전략적 중요성을 인식하고 국가 주도의 연구개발, 법·제도 개선, 국제 표준화에 적극 나서고 있다. 우리나라는 과학기술정보통신부를 중심으로 2030년까지 전국 주요 도시를 연결하는 양자암호 인프라 구축 계획을 추진 중이다. 이런 변화로 인해 정보보안 관련 산업이 급성장하고, 양자기술 분야의 새로운 일자리와 산업 생태계가 빠르게 형성될 것으로 예상된다. 한편, 미래 사회에서는 보안 패러다임이 양자 기반으로 전환됨에 따라 새로운 정책적 과제와 윤리적 이슈(정보 평등, 개인정보 보호 등)도 함께 논의되고 있다.

# data[].attributes.body
어제 도출된 설문의 결과와 다양한 학술 자료를 종합하여 탐구활동을 종합해보는 시간을 가졌다. 디지털기술에서 소외되고 있는 인간의 정체성 문제에 관심을 가지고 이를 정보+국어과목에서 배운 내용들을 확장하여 나의 생각을 정리하는 PPT자료를 제작하고 있는 중이다. 현재 발표자료의 목차와 대략적인 근거가 되는 내용을 조직하였으며 내일 나의 주장을 명확히 할 수 있는 자료를 보완하여 융합적인 사고를 돕는 발표자료를 제작하려 한다.

# data[].attributes.headline
8) 과세특에 반영되었으면 하는 내용(1500바이트 미만으로 작성하기)

# data[].attributes.subject
8) 과세특에 반영되었으면 하는 내용(1500바이트 미만으로 작성하기)

# data[].attributes.headline
8) 과세특에 반영되었으면 하는 내용(1500바이트 미만으로 작성하기)

# data[].attributes.subject
8) 과세특에 반영되었으면 하는 내용(1500바이트 미만으로 작성하기)

# data[].attributes.body
스탭5에서 탐구한 차세대 반도체소재에서 더 나아가 자율적 교육과정'누가 미래를 책임질 것인가' 프로젝트에 참여하여 새로운 차세대 기술에 대해 관심을 가져 "차세대 반도체 구조. 3D구조의 필요성과 화학적 원리 분석"이라는 주제를 선정하고 스스로 평면 반도체의 한계와 3D반도체 개발이유, 3D반도체의 필요성, 3D반도체의 사용분야, 반도체공정에서 사용하는 주요 화학공정의 반응식과 조건, 3D반도체의 발전가능성과 미래사회에서의 필요성이라는 크게 다섯가지의 소제를 만들어 답을 찾는 탐구활동을 수행함. 평면반도체의 한계, 3D반도체, 극복, 기술적 문제, 반도체공정, 필요성 등의 핵심키워드로 자료를 조사함. 논문을 읽고 이를 분석하며 평면 반도체의 한계인 미세화의 한계, 발열 문제, 신호 지연 등의 물리적 문제를 인식하고, 3D반도체구조의 필요성과 개선이 필요한 부분을 자세히 탐구함. 3D 반도체의 적층 구조가 가지는 전자 이동 거리 단축, 전력 소모 감소 등의 이점을 분석하고 반도체 공정에 사용되는 화학기상증착, 건식식각, 습식식각 등의 기술을 조사하고, 각각의 화학 반응식, 반응 조건을 정리함. 또한 3D반도체의 공정 중 발생하는 열 전달 문제로 고장이 쉬워지고 성능이 저하되는 문제를 3D반도체의 구조와 연결해 설명함. 현재 기술적 결함이 존재하는 것에 대해 과학기술의 발전이 성능만 좋으면 되는 것이 아닌 공정의 가능성, 경제성, 안정성 등 많은 요소를 고려해야 한다는 것을 인지하고 현재의 한계로 앞으로 이어질 연구에 대해 더욱 큰 의미가 있을 것이라는 생각을 드러냄. 아직 수업 중에 산화환원반응을 자세히 배우지 않은 것을 아쉬워하며 추후 반도체공정에서 사용되는 주요 화학공정들의 화학적 원리 및 특징을 비교분석하고자 하는 포부를 밝힘.

# data[].attributes.headline
8) 과세특에 반영되었으면 하는 내용(1500바이트 미만으로 작성하기)

# data[].attributes.subject
8) 과세특에 반영되었으면 하는 내용(1500바이트 미만으로 작성하기)

# data[].attributes.body
자율적 교육과정 '누가 미래를 책임질 것인가' 프로젝트에 참여하여 '텔로미어의 길이에 따른 노화와 수학적 패턴’이라는 주제를 선정하고 스스로 핵심 질문(텔로미어의 기능과 수명과는 어떤 관계가 존재하는가?, 텔로머리아제란 무엇인가?, 수명연장을 위한 행위에는 어떤 것이 있는가?, )을 만들어 답을 찾는 탐구활동을 수행함. 이를 위해 텔로미어, 수명과의 관계, 텔로미어의 길이를 늘리기 위한 행위 등의 핵심 키워드로 자료를 조사함. 참고도서(노화의 종말, 빌 앤드루스의 텔로미어의 과학) 책을 읽고, 독서활동을 통해 텔로미어의 기능 및 수명간의 비례관계를 알게 됨. 또한 운동량과 영양 섭취량에 비례하여 텔로미어의 마모가 느려진다는 사실로 수명과의 관계를 깨달음. 이 중 운동량에 주목하여 일반인과 규칙적으로 운동하는 사람들 간의 텔로미어의 길이에 대한 그래프를 그리기 위해 조사한 통계자료를 구조적으로 정리함. 시간의 변화를 x축, 텔로미어 길이를 y축으로 놓고 그린 지수함수 그래프를 통해 규칙적으로 운동하는 사람들이 텔로미어 길이의 마모가 느려 노화가 느려진다는 점을 밝힘. 진행 과정에서 표본 수가 적어 결과가 분명하게 나타나지 않는 한계가 있어 이를 위해 시간 구간을 늘렸으며, 지수함수 대신 로그함수로 나타내는 등 가장 효과적인 그래프를 찾으려는 노력을 함. 이러한 결과는 성별이나 건강상태에 따라 차이가 존재하므로 결과가 정확하지 않음을 인지함. 이후 조사해본 자료 중 텔로미어에 존재하는 텔로머레이스라는 말단 효소가 수명연장에 도움을 준다는 사실을 알게 되어, 이에 대한 TERT, TR의 구조, 역전사효소의 기능을 알아보고 활성조절의 분자학적 매커니즘에 대해서 추가탐구해보고 싶다는 포부를 밝힘.

# data[].attributes.headline
8) 과세특에 반영되었으면 하는 내용(1500바이트 미만으로 작성하기)

# data[].attributes.subject
8) 과세특에 반영되었으면 하는 내용(1500바이트 미만으로 작성하기)

# data[].attributes.body
자율적 교육과정 주제 중심 교과 융합 프로젝트에 참여하여 광선과 물체의 상호작용을 시뮬레이션하는 ray tracing 기술에 관심을 가져 '빛의 반사와 굴절의 수학적 표현 및 시뮬레이션 구현’이라는 주제를 선정하고 직접 빛의 이동을 수학적으로 나타내고 시뮬레이션으로 구현하는 탐구 활동을 수행함. 이를 위해 교과서를 통해 빛의 반사와 굴절, 빛의 이동성에 대해 탐구하였고, dbpia를 통해 '3D 환경 내 빛의 굴절과 반사 구현에 관하여'라는 논문을 찾고 이를 참고하여 스넬의 법칙, Cauchy의 방정식 등을 이용해 빛의 이동을 수학적으로 나타냄. 또한 웹 기반의 3D 그래픽 렌더링 엔진인 three.js를 이용해 이를 물체의 경계면에 광선이 닿을 때마다 반사, 굴절, 발산 과정을 계산하는 ray tracing 방식으로 렌더링하여 시각적으로 나타냄. 이를 통해 빛의 반사와 굴절을 눈으로 확인하고 ray tracing 기술의 원리와 작동 밤식에 대해 이해함.

# data[].attributes.headline
8) 세특에 반영되었으면 하는 내용(500자 미만으로 작성)

# data[].attributes.subject
8) 세특에 반영되었으면 하는 내용(500자 미만으로 작성)

# data[].attributes.body
자율적 교육과정 '누가 미래를 책임질 것인가' 프로젝트를 참여하여 스포츠 물리치료사의 기구 만드는 방법과 물리치료사에 대해 설명하는 주제를 스스로 선정하고 핵심질문으로 물리치료 기구들의 만들어지는 과정과 적절한 사용법이 무엇인가?라는 질문으로 답을 찾는 탐구하는 탐구활동을 수행함. 이를 위해 여러 매계체중 뉴스와책 논문등을 찾아보며 스포츠 물리치료의 사용법 들의 핵심 키워드로 자료를 조사함.  참고도서 '나는 대한민국의 물리치료사다'-이문학 책을 읽고 물리치료사의 이야기를 자세히 들어봄 또한 물리치료사가 점점 발전하는 과정의 뉴스를 찾아봄. '스포츠 물리치료에서의 스트레칭의 개념 및 발달 과정 ' 이라는 논문을 찾아보며 조사 및 사례 분석을 하여 스포츠 물리치료사의 개념을 확실하게 학습함. 나만의 특색 활동으로 물리치료의 장점과 단점을 찾아보며 장점은 직업의 안전성이 있고 단점은 감정 소진이 심하단것을 알아보았다. 이러한 것들의 해결방안으로 적절한 휴식이 필요하다는 것을 해결방안으로 제안하였다.

# data[].attributes.headline
8) 과세특에 반영되었으면 하는 내용(1500바이트 미만으로 작성하기)

# data[].attributes.subject
8) 과세특에 반영되었으면 하는 내용(1500바이트 미만으로 작성하기)

# data[].attributes.body
자율적 교육과정'누가 미래를 책임질 것인가'프로젝트에 참여하여 '전기회로의 물리량 탐구'주제를 선정하고 스스로 핵심질문(옴의 법칙을 그래프로 나타내어 그래프의 기울기는 어떻게 구할까, 병렬연결 회로에서 저항개수 추가에 따른 전체저항의 크기관계를 수학적으로 연관시킬수 있을까, 도체의 온도와 저항관계를 수학적으로 나타낼 수 있을까)을 만들어 답을 찾는 탐구활동을 수행함. 이를 위해 전기회로, 옴의 법칙, 저항, 극값, 미분, 병렬연결, 극한, 적분, 변화율 등의 핵심 키워드로 자료를 조사함. 참고도서 전기와 자기 밀고당기기 책을 읽고, 독서활동을 통해 질문과 관련된 필수적인 관계식을 찾아, 그것을 이해하고 이해한 내용을 수학인 미분, 극한 등의 개념으로 변환시키며 새로운 학습법을 탐구함. 옴의법칙과 손실전력을 나타내는 관계식에서 여러 물리량간의 관계를 파악하여 변수를 뭐로 어떻게 두느냐에 따라 그려지는 그래프를 수학적으로 이해하는 모습을 보임. 병렬연결에서 나타내는 개별저항과 전체저항사이 관계에서 극한 개념을 사용하여 저항수를 무한대로 늘릴경우 전체 저항은 0에 수렴한다는 것을 밝혀냈고, 저항이 추가될 때, 전체저항이 얼마나 줄어드는지 평균변화율과 미분을 통하여, 전체저항이 감소하는 폭이 저항이 추가될수록 작아진다는 것을 알아냄. 전체저항을 표현하는 식은 유리함수와 비슷한 구조를 가졌다는 것을 깨달았으며, 저항 수가 늘어날수록 기울기는 음수에서 점점 0에 가까워진다는 것을 알아냄. 이를 통해 유리함수의 변화율과 병렬회로의 저항 감소 특성을 연결지어 이해함. 나만의 특색 활동으로 물리를 좀더 수학적으로 확장할 수 있는 방법을 찾아보고, 그래프로 나타내어 함수의 성질을 이용해볼 것을 제안함.

# data[].attributes.headline
8) 과세특에 반영되었으면 하는 내용(1500바이트 미만으로 작성하기)

# data[].attributes.subject
8) 과세특에 반영되었으면 하는 내용(1500바이트 미만으로 작성하기)

# data[].attributes.body
사이버 보안 사고가 잇따라 발생함에 따라 정보보안의 중요성을 깊이 인식함. 구글의 양자우월성 실험 성공 소식을 접하고 양자컴퓨터의 발전 가능성을 분석함. 국내 금융기관과 통신사의 서울-부산 양자암호통신망 구축 사례를 통해 양자암호가 실제 금융 데이터 보호에 활용됨을 탐색함. 정보 교과에서 배운 RSA 암호의 암호화·복호화 구조를 수학1의 지수·로그 함수와 연계하여 원리를 정밀하게 파악함. 쇼어 알고리즘의 원리를 조사하며 고전 암호체계의 한계를 비판적으로 고찰함. 물리학1 시간에 배운 불확정성 원리, 빛의 입자성 등 양자역학의 기초 개념을 바탕으로 양자키분배(QKD)와 BB84 프로토콜의 핵심 구조를 깊이 이해함. 도청 시도가 양자역학 법칙으로 차단된다는 점을 분석하여 발표 자료를 제작함. 국내외 양자암호 기술 실용화 사례를 수집해 비교하고, 기술 발전 방향과 윤리적 쟁점을 정리함. 토론 활동을 통해 자료를 공유하며 의견을 교환하고 다양한 이견을 조율함. 정보보안 정책 변화와 산업 생태계 변화 가능성을 비판적으로 해석하고 실질적 대안을 제시함. 학습한 내용을 바탕으로 발표 후 모둠 토의에서 제안한 피드백을 반영해 자료를 보완함. 스스로 심화 학습 계획을 수립하여 추가 자료를 탐색하고 정리함. 교과 개념을 실제 문제와 융합하며 창의적으로 새로운 해결 방안을 탐구함. 탐색한 내용을 정리해 학급 발표 자료로 제작해 공유함. 깊이 있는 자기주도 역량과 문제 해결 역량을 발휘함

# data[].attributes.attachment_link.title
20617이하은 자율적교육과정 탐구보고서

# data[].attributes.attachment_link.title
한컴오피스 문서

# data[].attributes.headline
5) 2일차 탐구한 내용

# data[].attributes.subject
5) 2일차 탐구한 내용

# data[].attributes.body
디지털 시대의 윤리를 바르게 정리하고자 시도하는 나의 탐구활동의 근거를 마련하기 위해 쳇GPT뿐만 아니라 현재 통용되고 있는 다양한 어플이나 프로그램들을 활용하고, 여러가지 도구들의 장단점과 윤리적인 문제를 파악하기 위해 노력하였다. 이에 관련 학술자료에 접근하여 현시대적인 문제점들을 인식하게 되었으며 이에 대해 다른 사람들은 어떻게 생각하는지 알아볼 필요성을 실감하여 설문문항을 제작하여 그 링크를 공유하고 결과를 도출하는 작업을 진행하였다.

# data[].attributes.headline
5) 2일차 탐구한 내용

# data[].attributes.subject
5) 2일차 탐구한 내용

# data[].attributes.body
이번 탐구에서는 두 저항 R1, R2를 병렬로 연결했을 때 전체 저항 R이 왜 R = {R_1 x R_2} / {R_1 + R_2}로 나타나는지를 수학적으로 유도하고, 그 식의 성질을 분석하였다. 병렬 회로에서 전압이 일정하므로 옴의 법칙과 전류의 합을 이용해 1/R = 1/R1 +1/R2를 유도하고 이를 정리하여 위의 식을 얻는다. 수학적으로 보면 이 식은 분모가 R_1 + R_2, 분자가 R_1 R_2인 유리함수로, R_1이나 R_2 중 하나가 매우 작아질수록 전체 저항 R도 작아진다. 예를 들어 R_1 = 10, R_2 = 1000일 때 전체 저항은 약 9.9Ω으로, 작은 저항 쪽에 가까워진다. 반대로 두 저항이 같을 경우 R = R_1/2가 되어, 같은 값을 반으로 나눈 결과가 된다. 이를 조사한 뒤 병렬 회로는 항상 전체 저항을 낮추는 방향으로 작용하며, 수학적으로도 작은 값이 나타나도록 하는 구조임을 알게 되었다

# data[].attributes.headline
6) 3일차 탐구한 내용

# data[].attributes.subject
6) 3일차 탐구한 내용

# data[].attributes.body
이번 탐구에서는 온도 변화에 따라 저항이 어떻게 달라지는지를 수학적으로 분석해보았다. 저항은 고정된 값이 아니라 온도에 따라 달라질 수 있다는 점이 흥미로웠다. 대부분의 금속 도체는 온도가 올라가면 원자들의 진동이 격해지며 전자의 흐름을 방해하기 때문에 저항이 증가한다. 이를 수식으로 표현하면 R = R_0(1 + a(온도계수)X(T-T0))로, 저항이 온도에 따라 선형적으로 증가하는 일차함수 형태임을 알 수 있었다. 이러한 특성은 온도센서나 발열체 설계에 실제로 응용된다는 점에서 실생활과의 연결도 흥미로웠다. 이번 탐구를 통해 수학에서 배운 일차함수가 단순한 이론에 그치지 않고 실제 물리 현상에 적용된다는 사실을 알게 되었다

# data[].attributes.body
이번 탐구에서는 정전기 실험에서 전하가 만들어내는 전기장이 공간적으로 어떻게 분포하는지 그리고 전하의 양을 간접적으로 어떻게 추정할 수 있는지를 분석하였다. 힘의 평형식 mg = kq^2/r^2를 정리하면 전하량은 q = 루트(mgr^2/k)로 나타나는데, 이 식은 전하량이 거리의 제곱근에 비례하고 질량에는 1차적으로 비례함을 보여준다. 전류-전력 관계처럼 단순히 정비례 또는 제곱비례하는 구조가 아니라 변수에 따라 증가 속도가 달라진다는 점이 특징적이다. 이는 r이 커질수록 증가율이 점점 느려지는 감쇠적 패턴을 의미한다. 다시 말해, 전기력의 범위는 넓게 퍼지지만, 영향력은 거리에 따라 빠르게 약화되며, 이는 전기장 E = kq/r^2의 공간적 기울기 변화와도 밀접하게 연결된다. 또한 전기장은 전위의 공간적 변화량, 즉 단위 거리당 전위가 얼마나 급격히 변하는지를 의미한다. 실제 등전위면과 전기장 선도를 함께 분석해 보면, 전기장이 강한 곳일수록 등전위선 간 간격이 좁고, 이는 전위 함수의 기울기 변화가 큰 구간이라는 것을 뜻한다.

이번 탐구는 물리량 간의 관계를 통해 눈에 보이지 않는 전하의 크기를 추정하고, 공간에 따라 변화하는 전기장의 구조까지 해석해볼 수 있었다는 점에서 이전보다 더 확장된 탐구였다.

# data[].attributes.headline
8) 과세특에 반영되었으면 하는 내용(1500바이트 미만으로 작성하기)

# data[].attributes.subject
8) 과세특에 반영되었으면 하는 내용(1500바이트 미만으로 작성하기)

# data[].attributes.body
자율적 교육과정 ‘누가 미래를 책임질 것인가’ 프로젝트에 참여하여 ‘전기 현상의 수학적 관계 분석’이라는 주제를 선정함. 전기 개념 속 수학적 원리에 흥미를 느껴 '전류가 조금만 증가해도 전력 손실이 왜 급격히 커질까?'라는 질문을 바탕으로 전력식을 이차함수로 해석하고, 미분을 통해 전류에 따른 전력의 순간 변화율을 분석함. 병렬 회로의 저항 관계를 역수 구조의 함수로 해석하며 작은 저항이 전체 저항값을 결정하는 수학적 원리를 논리적으로 정리함. 또한 저항과 온도의 관계를 선형 함수 형태로 표현하며 온도 변화가 전기적 특성에 미치는 영향을 수학적으로 설명함. 전기와 자기, 밀고 당기는 힘(한국물리학회)을 읽고 정전기 실험 부분을 참고하여 거리와 질량을 변수로 두고 전하량을 제곱근을 사용한 함수로 유도하였으며 전기장의 공간적 분포를 기울기 변화의 관점에서 분석함. 전기 현상을 함수 구조와 변화율로 해석하며 현상을 수치적으로 해석하려는 태도가 두드러졌고, 복잡한 관계를 수학적으로 설명하고자 함. 이후 전기장의 시간적 변화가 자기장을 유도하고 이 상호작용이 전자기파로 이어지는 과정을 벡터 함수와 그래프 기반으로 정밀하게 탐구하겠다는 계획을 밝힘.