# data[].attributes.headline
Charla - Explorando el Universo Cuántico: Una Introducción a la Computación Cuántica

# data[].attributes.subject
Charla - Explorando el Universo Cuántico: Una Introducción a la Computación Cuántica

# data[].attributes.body
Fecha: Lunes 6 de Mayo 2024

Hora: Por definir

Lugar: Virtual

Cupo: No limitado

Charlista: Karen Tovar Parra

Formulario de Inscripción: https://forms.gle/J5uvnXB4bQ1F7cZu9

Descripción: ¿Te has preguntado alguna vez sobre el extraño y fascinante mundo de la computación cuántica? Únete a nosotros en esta charla introductoria donde exploraremos los fundamentos de la computación cuántica y su impacto en el futuro de la tecnología. Desde los principios básicos de la superposición y la entrelazamiento hasta los conceptos de qubits y algoritmos cuánticos, desglosaremos los conceptos clave de este campo revolucionario de la informática.

Bio: Karen es una Científica en IA y Machine Learning en Datasite, graduada en ingeniería por la Universidad de Costa Rica. Su investigación se centra en aplicaciones de IA y Aprendizaje Automático en medicina, ingeniería biomédica y ciencia de materiales, resultando en publicaciones en revistas nacionales e internacionales. También ha realizado investigaciones en el campo de la computación cuántica, especialmente sus aplicaciones en Química y Ciencia de los materiales. Ha presentado su trabajo en conferencias destacadas como la Conferencia Internacional Anual de la Sociedad IEEE de Ingeniería en Medicina y Biología. Su investigación abarca diversos campos, con publicaciones notables como "Use of Quantum Computers to Calculate Potential Energy Curves of Diatomic Molecules", "Unlocking Carbide Vacancy Energy in Molybdenum Carbide: Predictive Insights from Numerical Descriptors and Neural Networks" y "Automatic Image Segmentation using Region-Based Convolutional Networks for Melanoma Skin Cancer Detection".

# data[].attributes.body
Fecha: Viernes 3 de Mayo 2024

Hora: Por definir

Lugar: Virtual

Cupo: No limitado

Charlista: Ramsés Gutiérrez Rodríguez

Formulario de Inscripción: Por definir

# data[].attributes.body
Fecha: Por definir

Hora: Por definir

Lugar: Virtual

Cupo: Sin restricción

Charlista: Valesska Blanco Montoya, estudiante de Ingeniería en Computadores

Formulario de Inscripción: por definir

# data[].attributes.headline
Taller: Introducción a la Verificación Formal de Circuitos

# data[].attributes.subject
Taller: Introducción a la Verificación Formal de Circuitos

# data[].attributes.headline
Taller: Verificación de Circuitos Integrados usando UVM

# data[].attributes.subject
Taller: Verificación de Circuitos Integrados usando UVM

# data[].attributes.headline
Taller: Lenguajes de Descripción de Hardware (HDL)

# data[].attributes.subject
Taller: Lenguajes de Descripción de Hardware (HDL)

# data[].attributes.headline
Charla - SystemVerilog For Writing Advanced Verification Models

# data[].attributes.subject
Charla - SystemVerilog For Writing Advanced Verification Models

# data[].attributes.body
Fecha: 9 de Junio 2023

Hora: 10am a 11am

Lugar: Auditorio D3, Tecnológico de Costa Rica

Charlista: Luis Eduardo Rodríguez Soto, Verification Architect y Manager of Costa Rica Operations, Siemens EDA.

Gracias a la iniciativa de Siemens EDA, y en colaboración con IEEE CASS Capítulo Costa Rica e IEEE Computer Society Capítulo Costa Rica, este viernes 09 de Junio de 2023 tendremos una charla sobre los desafíos asociados al desarrollo de IPs de verificación, por parte de Luis Eduardo Rodríguez Soto, Verification Architect y Manager of Costa Rica Operations, de Siemens EDA.

Registro a la charla es requerido para aquellos que quieran optar por un badge de participación emitido por Siemens Empowers Education, el cual se podrá colocar en LinkedIn (código QR para el registro en la imagen adjunta o mediante este link). Aquellos que no puedan participar de manera presencial deberán realizar el registro para recibir el link de la transmisión el día del evento.

— Detalles de la charla —

Charla: SystemVerilog for Writing Advanced Verification Models

Abstract: This seminar dives into the challenges faced when creating Verification IPs for complex protocols. Typical functional verification requires support for block-level testbenches as well as at the SoC level. We describe the approach we have taken over the years from working on hundreds of ASIC projects to resolve and meet customer demands. We describe some of the best practices we have derived to produce flexible, robust SystemVerilog Bus Functional Models, that provide the users a flexible scalable API and methodology for hitting hard-to-reach bugs in a design.

¡Habrá una rifa entre aquellos que se registren y participen!

# data[].attributes.headline
Charla - From Paper To Route: An HPE Aruba Design Overview

# data[].attributes.subject
Charla - From Paper To Route: An HPE Aruba Design Overview

# data[].attributes.body
Fecha: 12 de Abril 2023

Hora: 1pm a 2pm

Lugar: Auditorio D3 - Tecnológico de Costa Rica

# data[].attributes.headline
Taller - Introducción a la Placa Arduino

# data[].attributes.subject
Taller - Introducción a la Placa Arduino

# data[].attributes.body
Fecha: Viernes 22 de Marzo 2024

Hora: 1pm a 4pm

Lugar: B6-05, Tecnológico de Costa Rica

Cupo: 20 personas

Charlista: Ramsés Gutiérrez Rodríguez, estudiante de Ingeniería en Computadores

Formulario de Inscripción: https://forms.gle/tGgK2mYiaFQ3DWFy6

¿Te gustaría aprender sobre Arduino?

El día viernes 22 de marzo estaremos realizando este taller introductorio a la placa de desarrollo Arduino. El taller será presencial y contaremos con diferentes kits de Arduino para ser utilizados durante el taller.

Te estaremos esperando.

Agenda

Introducción a Arduino: 10 - 15min

Basicos en Arduino: 30 - 40min

Ejemplo de semáforo: 20min

Usos de componentes varios: 40min

Ejemplo con servomotor: 30min

Lectura de sensores: 20min

Ejemplo con sensores y servomotor: 20min