# data[].attributes.body
INTEL 8085

# data[].attributes.body
Intel 8085 es un microprocesador de Intel diseñado por Masatoshi Shima y Stan Mazor.

# data[].attributes.body
1977 Intel 8085

El siguiente microprocesador creado por la empresa Intel fue el 8085 en 1977. La alimentación es única: requiere sólo +5V.

# data[].attributes.attachment_link.readable_text
Electrónica

Matemáticas

Programas

Contacto

1. Alpertron

2. Procesadores

3. 8085

por Dario Alejandro Alpern

Introducción
El siguiente microprocesador creado por la empresa Intel fue el 8085 en 1977. La alimentación es única: requiere sólo +5V. Esto se debe a la nueva tecnología utilizada para la fabricación llamada HMOS (High performance N-channel MOS) que además permite una mayor integración, llegando a la VLSI (Very Large Scale of Integration o muy alta escala de integración) con más de diez mil transistores (el 8085 no es VLSI, pero sí el8088, como se verá más adelante). Tiene incorporado el generador de pulsos de reloj con lo que sólo hace falta un cristal de cuarzo y un par de capacitores externos (para el8080 se necesitaba el circuito integrado auxiliar que lleva el código 8224). Además está mejorado en lo que se refiere a las interrupciones. Incluye las74 instrucciones del 8080 y posee dos adicionales (RIM y SIM) referidas a este sistema de interrupciones y a la entrada y salida serie. El bus de datos está multiplexado con los ocho bits menos significativos del bus de direcciones (utiliza los mismos pines para ambos buses), con lo que permite tener más pines libres para el bus de control del microprocesador (el8080 necesitaba un integrado especial, el 8228, para generar el bus de control). Intel produjo ROMs, RAMs y chips de soporte que tienen también el bus multiplexado de la misma manera que el microprocesador. Todos estos integrados forman la familiaMCS-85.
Debido a la gran densidad de integración comparado con el 8080, se utilizó mucho este microprocesador en aplicaciones industriales. Sin embargo, para aplicaciones de computación de uso general, se extendió más el uso del microprocesador Z-80 como se indicó en el apartado referente al 8080.

Interrupciones
El microprocesador 8085 posee un complejo y completo sistema de interrupciones. Esta uP posee cinco terminales destinados al tratamiento de interrupciones.
Recordemos que una interrupción es un artificio hardware/software por el cual es posible detener el programa en curso para que, cuando se produzca un evento predeterminado, después de concluir la instrucción que está ejecutando, efectúe un salto a una determinada subrutina en donde se efectuará el tratamiento de la interrupción; una vez acabado éste, el uP continúa con la instrucción siguiente del programa principal.

Así pues, el 8085 dispone de tres formas diferentes de tratar las interrupciones que le llegan por los citados cinco terminales. Los nombres de estos cinco terminales son:

INTR (Interrupt Request): Por esta entrada se introduce una interrupción que es aceptada o no según haya sido previamente indicado por las instrucciones EI (Permitir interrupciones) o DI (No permitir interrupciones). Cuando una interrupción es permitida y ésta se ha producido, la CPU busca una instrucción RST (de un sólo byte), que es presentada por el bus de datos por el periférico que interrumpe. Este byte tiene el formato binario 11 XXX 111. La subrutina se ubicará en la dirección 00 XXX 000.

RST 5.5, RST 6.5 y RST 7.5: Los terminales de RST 5.5 y RST 6.5 detectan la interrupción sólo si la señal que se les aplica es un uno lógico o nivel alto de una cierta duración, lo mismo que la entrada anterior INTR; sin embargo, la entrada de interrupción correspondiente al terminal RST 7.5 se excita por flanco ascendente, es decir, por una transición de cero a uno. Esta transición se memoriza en un biestable en el interior del uP.
Estas interrupciones se pueden habilitar o deshabilitar mediante las instrucciones EI y DI, como en el caso de INTR; pero además son enmascarables por software mediante la instrucción SIM (Set Interrupt Mask). Es posible leer tanto el estado de la máscara como las interrupciones que se han producido y aún no se atendieron mediante la instrucción RIM.

TRAP: Es una interrupción no enmascarable que es activada cuando el terminal del mismo nombre se lleva a nivel lógico uno. Esta interrupción es la de más alta prioridad, por lo que puede ser usada para tratar los acontecimientos más relevantes, tales como errores, fallos de alimentación, etc.

Nivel de prioridad

Nombre de la interrupción

Valor leído en el bus de datos

Dirección de la subrutina en hexadecimal

Mayor prioridad

TRAP

No importa

0024

Menor prioridad

INTR

11000111

0000

11001111

0008

11010111

0010

11011111

0018

11100111

0020

11101111

0028

11110111

0030

11111111

0038

Control de entrada/salida serie
Este microprocesador posee dos terminales denominados SID (Serial Input Data) y SOD (Serial Output Data). Estos terminales se pueden usar con propósitos generales. Por ejemplo el terminal SID se puede conectar a un interruptor y el SOD a un LED (a través de una compuerta inversora externa). Para leer el estado del terminalSID se ejecuta la instrucción RIM, con lo que se puede leer en el bit 7 del acumulador el estado de dicho terminal.
Para enviar un dato por el terminal SOD se ejecuta la instrucción SIM, donde el bit 7 del acumulador debe tener el valor a poner en el terminal, y el bit 6 debe estar a uno.

Conjunto de instrucciones del 8085
Aparte de las 74 instrucciones del 8080, este procesador posee dos instrucciones más.
Terminales (pinout) del 8085
Este microprocesador estaba encapsulado en el formatoDIP (Dual Inline Package) de 40 patas (veinte de cada lado). La distancia entre las patas es de 0,1 pulgadas (2,54 milímetros), mientras que la distancia entre patas enfrentadas es de 0,6 pulgadas (15,32 milímetros).
Nótese en el gráfico el semicírculo que identifica la posición de la pata 1. Esto sirve para no insertar el chip al revés en el circuito impreso.

Las funciones de las 40 patas con las que se conecta el 8085 con el exterior son las siguientes:

Pata

Nombre

Descripción

2

X2

30

ALE

Cuando está uno indica que salen direcciones por las patas ADn, en caso contrario, entran o salen datos

# data[].attributes.attachment_link.description
Introduccion, interrupciones, control de entrada/salida serie, instrucciones y terminales (pinout) del 8085

# data[].attributes.body
Cantidad de bits / 8 Bits

El bus de direcciones tiene un tamaño de 8 bits. Para dar una dirección de 16 bit, usa los 8bits del bus de datos y los 8 bits del bus de direcciones, ahorrando terminales patillas multiplexando en el tiempo el bus de datos y el de direcciones.

# data[].attributes.body
La frecuencia de este tiene 3.07MHz - 5MHz

# data[].attributes.body
Longitud de palabra:

Es de 8 bits, o lo que es lo mismo, 1 byte.

Bus de direcciones:

El bus de direcciones tiene un tamaño de 8 bits. Para dar una dirección de 16 bit , usa los 8bits del bus de datos y los 8 bits del bus de direcciones, ahorrando terminales patillas multiplexando en el tiempo el bus de datos y el de direcciones. Esto implica que se pueden direccionar 64k posiciones de memoria.

El bus de datos y direcciones está multiplexado:

El bus de datos y direcciones está multiplexado combinación de dos o más canales de información, en un solo medio de transmisión) en el tiempo, esto significa que comparten algunas patillas (o pines). Como el bus de direcciones utiliza 16 patillas y el de datos sólo 8, 8 de las patillas del bus de direcciones se utilizan también para el de datos. Con esto se consigue reducir el número de patillas de 24 a 16.

Registros Programables:

Posee 7 registros programables de 8 bits (A, B, C, D, E, H, L) algunos de los cuales pueden utilizarse por parejas (BC, DE, HL). El registro A se denomina acumulador y tiene gran importancia.

Este microprocesador posee dos terminales denominados SID (Serial Input Data) y SOD (Serial Output Data). Estos terminales se pueden usar con propósitos generales. Por ejemplo el terminal SID se puede conectar a un interruptor y el SOD a un LED (a través de una compuerta inversora externa).