# data[].attributes.headline
AMPLIFICADOR CON TRANSISTOR FET - EXPERIENCIA 4

# data[].attributes.subject
AMPLIFICADOR CON TRANSISTOR FET - EXPERIENCIA 4

# data[].attributes.body
INTEGRANTES:

Asto Pérez Mario Arquímedes

García Chumpitaz Yazmin Odalis

Rodriguez Casas Rudy Franco

Soplin Barbaran Rudwan Rashid

# data[].attributes.body
Dibuje la respuesta en frecuencia:

Curva 20 log(Av) vs log(f)

# data[].attributes.body
Explique la Ganancia obtenida en el paso 5

# data[].attributes.body
Como podemos observar, la ganacia se queda estancada desde 500 Hz, pero pasando los 10kHz empieza a bajar de forma abrupta, esto debido a que mientras de más frecuencia sea la señal de entrada, la de salida se va a distorsionar más, es por ello que el valor del voltaje pico pico disminuye.

# data[].attributes.body
Presente las mediciones efectuadas, en el circuito original y en una hoja completa con todas las indicaciones.

# data[].attributes.body
Trace la curva de transferencia Id vs Vgs, indicando los puntos de operación de la tabla llenada y las rectas de polarización; obtenida de: Vgs = - ID Rs.

De la curva, aproximar los datos del FET como son: IDSS y Vpo. Explique las observaciones que diera a lugar.

# data[].attributes.body
Trace la curva de salida ID vs VDS indicando los puntos de operación obtenidos. Indique la zona del transistor y la recta de carga en cada caso.

# data[].attributes.body
Explique porqué se limita Vomax. sin distorsión de señal.

# data[].attributes.body
Solucione el circuito mostrado en la fig.2, dando el punto “Q” y la Ganancia de Tensión. Explique las ventajas y desventajas que se logra; asimismo simule en orcadspice.

# data[].attributes.body
ganancia tomando como referencia la señal de salida respecto a la señal de entrada

# data[].attributes.body
primera parte de la solución

# data[].attributes.body
segunda parte de la solución teorica

# data[].attributes.body
El límite de Vomax sin distorsión se establece asegurando que el JFET permanezca en su región activa de amplificación. La señal de salida debe mantenerse dentro del rango permitido por VDD y la correcta polarización del JFET. Con una señal de entrada de 40 mV pico a pico y una ganancia de 2, la señal de salida de 80 mV pico a pico se mantendrá sin distorsión si el JFET está adecuadamente polarizado y operando dentro de sus límites de voltaje y corriente. Con un VDD de 10 V, la señal de salida de 80 mV pico a pico (oscilando entre 4.96 V y 5.04 V) está bien dentro de los márgenes operativos, asegurando así una operación sin distorsión.

# data[].attributes.body
Fig.3 Señal de salida del circuito inversor de señal

# data[].attributes.attachment_caption
Fig.2 Circuito inversor de señal sin capacitor de 0.1uF