# data[].attributes.body
Para realizar una sola instrucción un chip CISC requiere de cuatro a diez ciclos de reloj.

# data[].attributes.body
Una de las ventajas primarias de este sistema es que el recopilador tiene que hacer muy poco el trabajo para traducir una declaración del idioma de alto nivel a la asamblea. Porque la longitud del código es relativamente corta, el ESPOLÓN muy pequeño se requiere para almacenar instrucciones. El énfasis se pone en instrucciones complejas del edificio directamente en el hardware

# data[].attributes.body
Funciona directamente en los bancos de la memoria de computadora y no requiere a programador llamar explícitamente ningún cargamento o las funciones el almacenar. Se asemeja de cerca a un comando en una lengua de alto nivel

# data[].attributes.body
es un modelo de arquitectura de computadores. Los microprocesadores CISC tienen un conjunto de instrucciones que se caracteriza por ser muy amplio y permitir operaciones complejas entre operandos situados en la memoria o en los registros internos, en contraposición a la arquitectura RISC 

# data[].attributes.body
En arquitectura computacional CISC (del inglés Complex Instruction Set Computer, en español Computador con Conjunto de Instrucciones Complejas)

# data[].attributes.headline
SPARC, Scalable Processor Architecture, Sun Microsystems

# data[].attributes.subject
SPARC, Scalable Processor Architecture, Sun Microsystems

# data[].attributes.body
-La CPU trabaja mas rápido al utilizar menos ciclos de reloj para ejecutar instrucciones
-Utiliza un sistema de direcciones no destructivas en RAM. Eso significa que a diferencia de CISC, RISC conserva después de realizar sus operaciones en memoria los dos operandos y su resultado, reduciendo la ejecución de nuevas operaciones
-Cada instrucción puede ser ejecutada en un solo ciclo del CPU

# data[].attributes.body
-Reduce la dificultad de crear compiladores
-Permite reducir el costo total del sistema
-Reduce los costos de creación de software
-Mejora la compactación de código
-Facilita la depuración de errores

# data[].attributes.body
Así, las instrucciones más breves y sencillas de un procesador RISC son capaces de ejecutarse mucho más aprisa que las instrucciones más largas y complejas de un chip CISC. Sin embargo, este diseño requiere de mucha más RAM y de una tecnología de compilador más avanzada

# data[].attributes.body
En arquitectura computacional, RISC es un tipo de diseño de CPU generalmente utilizado en microprocesadores o microcontroladores con las siguientes características fundamentales :
- Instrucciones de tamaño fijo y presentadas en un reducido número de formatos.

- Sólo las instrucciones de carga y almacenamiento acceden a la memoria de datos.

# data[].attributes.body
-Familia Mips
-Familia Sparc
-Familia Powercp
-Familia Alpha

# data[].attributes.body
Funciona de modo muy diferente a la CISC, su objetivo no es ahorrar esfuerzos externos por parte del software con sus accesos a la RAM, sino facilitar que las instrucciones sean ejecutadas lo más rápidamente posible. La forma de conseguirlo es simplificando el tipo de instrucciones que ejecuta el procesador.